Das ist sehr lückenhaft. Sieht man mal von ab, dass SSE5 nur 128 Bit Vektoren nutzen sollte, waren sich beide Seiten nicht sicher, welchem FMA-Befehl man den Vorzug geben sollte.
FMA instruction set - Wikipedia, the free encyclopedia
Ich fände es zumindest sehr peinlich, wenn Intels 'Notlösung' rechentechnisch AMDs 'von Grund auf geplante Lösung' so alt aussehen lässt. Halten wir mal das positive fest: AVX geht mit dem Bulldozer, er ist (multithreaded) aber auch mit altbewährtem SSE-Code ziemlich flott unterwegs.
Im Server-Bereich sieht's übrigens mit Interlagos scheinbar gar nicht so übel aus. Ist auch nachvollziehbar, im Desktops treibt man den Chip an die physikalischen Grenzen, die Tubofrequenzen sind i.d.R. lächerliche Steigerungen des Grundtaktes. Bei Serverchips (und im ULV-Bereich bei Notebooks) sieht die Sache ganz anders aus - verdoppelt man die Frequenz merkt man das deutlich. Dazu kommt noch die Tatsache, dass sich Rechenzentren auch aufs effiziente Programmieren verstehen.
Von Frust und Freude | c't