AMDs AM2 ***Sammelthread***

[Kunatz]

Snoopy ich weiß zwar nicht was dein Problem ist, aber leg mal deinen provozierenden Ton ab. Schlingel hat gefragt ob es Probleme bei Vollbestückung gebe, ich zitiere HWL, wo eindeutig steht:

war es nicht möglich, vier einseitig bestückte Module (die vier uns vorliegenden Corsair-Module) oder vier doppelseitige Module (MDT) miteinander mit 1T Command Rate zu betreiben.

Wo ist jetzt dein Problem, was hab ich falsch gemacht? Zwar sind es keine identischen Riegel, aber ob das so funktioniert wird sich letztendlich nur im Praxiseinsatz herausstellen. Wenigstens probiere ich ihm zu helfen und pflaume hier nicht jeden an - so wie du.
Und NEIN ich ziele nicht in die Richtung AMD oder AM2 schlecht zu machen und dein Zitat widerlegt auch in keinster Weise meine Antwort auf Schlingels Frage.

Wenn du unbedingt deine (chronisch?) miese Laune auslassen musst, kauf dir 'nen Sandsack!!

 

[[TLR]Snoopy]

Ich habe keine schlechte Laune. Warum auch?

 

[Schlingel_INV]

und das ist der grund weshalb man in diesem thread keinerlei informationen verlangen kann ohne angeflaumt zu werden. selbst sachliche fragen werden direkt als angriff angesehen. von daher werd ich in zukunft andersweitig versuchen mir infos zu besorgen um die ruhe hier nicht zu stören...

von daher freut euch über den am2 ich bin raus aus diesem thread...

@€dit: und der grund für die frage war nur um entscheiden zu können, eintweder 2GB zur sicherheit oder erstmal nur 1GB zu kaufen. Durch die 2GB behalte ich die möglichkeit vielleicht doch noch nen am2 system zu kaufen unter berücksichtigung des kommenden K8L

 

[cl55amg]

woraus schließt du das?

dafür spräche wohl nur die Größe des DIEs und der Anzahl der Transis. der K8L ist in etwa so groß wie der Conroe, besitzt aber 4 Kerne. beim Conroe besetzt der Cache immernoch 50% der Fläche.

wie groß ist beim K8L der Cache (proportionell, es sind ja auch 4mb)? habe mal irgendwo einen DIE-Shot gesehen und da war der Cache erschreckend klein im Vergleich

ein Problem beim K8L sehe ich darin, das die Kerne über den HT kommunizieren müssen. Intel hat durch den Shared L2 da einen Vorteil. ich weiß das der HT genug Bandbreite besitzt, allerdings wird da ein wenig Leistung verloren gehen, wenn Daten erst darübergeschaufelt werden müssen (Cache Latency war noch nie AMDs Stärke afaik).

leider stimmt das so nicht.

eine kommunikation der cores über den zu langsamen HT wäre ja unsinn, das hat auch nichts mit bandbreite zu tun. die kerne kommunizieren über den crossbar switch miteinander. wir man hier gut nachvollziehen kann:



Jede CPU hat 3 HTLINKS für den rest...


hier kannst auch mehr dazu lesen: http://www.heise.de/ct/05/15/088/

leider kann man über das bild nicht einschätzen wie groß der K8L ist im vergleich zum Conroe. auch weiss man nicht wieviel cache der K8L haben wird. da er ZRAM (L3 cache) bekommen soll, kann man nur spekulieren wieviel gesamtcache in ihm stecken. nur der L3 cache kann dynamisch von allen kernen verwendet werden. der L2 ist weiterhin fest zugewiesen. das sind die aktuellen infos, eventuell ändert sich nich etwas daran...

 

[FischOderAal]

leider stimmt das so nicht.

eine kommunikation der cores über den zu langsamen HT wäre ja unsinn, das hat auch nichts mit bandbreite zu tun. die kerne kommunizieren über den crossbar switch miteinander. wir man hier gut nachvollziehen kann:

http://img228.imageshack.us/img228/1671/amd1jw.jpg[./IMG][/URL]

hier kannst auch mehr dazu lesen: [url]http://www.heise.de/ct/05/15/088/[/url]

leider kann man über das bild nicht einschätzen wie groß der K8L ist im vergleich zum Conroe. auch weiss man nicht wieviel cache der K8L haben wird. da er ZRAM (L3 cache) bekommen soll, kann man nur spekulieren wieviel gesamtcache in ihm stecken. nur der L3 cache kann dynamisch von allen kernen verwendet werden. der L2 ist weiterhin fest zugewiesen. das sind die aktuellen infos, eventuell ändert sich nich etwas daran...[/QUOTE]

gut, wieder was gelernt. danke ^^

mit dem Cache meinte ich das xxmartin mal geschrieben hätte das er 4x1mb hätte.

 

[cl55amg]

gut, wieder was gelernt. danke ^^

mit dem Cache meinte ich das xxmartin mal geschrieben hätte das er 4x1mb hätte.

achja, der k8l ist auch eine dualcore cpu...bzw. kommt zuerst dual core version.

vielleicht hat der xxxmartin andere informationen wie ich
hab bisher nichts davon gehört...

 

[Kampfwurst]

http://www.theinquirer.net/images/articles/K8L_die_shot.jpg
kann es sich bei diesen "weißen streifen" in der mitte um dem L3 ZRAM shared cache handeln oder doch eher crossbarswitch?



// tags entfernt. bitte keine hotlinks verwenden! danke.

 

[cl55amg]

kann es sich bei diesen "weißen streifen" in der mitte um dem L3 ZRAM shared cache handeln oder doch eher crossbarswitch?

in der mitte siehst du den crossbar switch! links ist der L3 cache...2 dual cores sind so verbunden.

 

[xxmartin]

ein Problem beim K8L sehe ich darin, das die Kerne über den HT kommunizieren müssen. Intel hat durch den Shared L2 da einen Vorteil. ich weiß das der HT genug Bandbreite besitzt, allerdings wird da ein wenig Leistung verloren gehen, wenn Daten erst darübergeschaufelt werden müssen (Cache Latency war noch nie AMDs Stärke afaik).

Autsch ...

Der Conroe kann weder (direkt) über den Cache kommunizieren (das Prinzip eines Shared Cache ist ein völlig anderes ^^) noch muß ein K8 Dual-Core über HT gehen. Das ist der Unterschied zwischen "Real Dual-Core" und "Dual-Core on package", den AMD so gern beworben hat. Und selbst wenn (theoretischer MCM Quad), wäre das wahnsinnig schnell. Siehe aktuelle 2P und 4P Systeme.

mit dem Cache meinte ich das xxmartin mal geschrieben hätte das er 4x1mb hätte.

Hatte mich da verguckt. In der richtigen Relation betrachtet, ist der Die-Shot vom K8L auf exklusive 4*512k zu interpretieren zuzüglich 2M L3 shared. Viel Cache hat schon beim K8 nichts gebracht aufgrund der schnellen Speicheranbindung und mit DDR2 beim K8L wird's noch unwesentlicher, wieviel lokalen Cache ein Core hat. Bei Intel ist der FSB ja der Flaschenhals - deshalb braucht's viel Cache, um das zu lindern.

Siehe auch hier:
http://www.planet3dnow.de/vbulletin/showpost.php?p=2731753&postcount=215

 

[Tom2110]

mal so ne frage.

hat jemand außer mit auch bei hardwareversand.de nen x2 3800+ bestellt und dann einen Single Core 3800+ bekommen?

Glaube die haben alle falsch ausgezeichnet oder so.

Angeblich sind die anderen alles dual cores und ich nen Einzelfall.

Gibts dazu erfahrungen?

 

[[TLR]Snoopy]

mal so ne frage.

hat jemand außer mit auch bei hardwareversand.de nen x2 3800+ bestellt und dann einen Single Core 3800+ bekommen?

Glaube die haben alle falsch ausgezeichnet oder so.

Angeblich sind die anderen alles dual cores und ich nen Einzelfall.

Gibts dazu erfahrungen?

Ich habe mal bei hardwareversand.de einen X2 3800+ S939 bestellt und habe einen 3800+ bekommen. Ich musste also den einschicken und habe dann den X2 3800+ bekommen.

 

[cl55amg]

Hatte mich da verguckt. In der richtigen Relation betrachtet, ist der Die-Shot vom K8L auf exklusive 4*512k zu interpretieren zuzüglich 2M L3 shared. Viel Cache hat schon beim K8 nichts gebracht aufgrund der schnellen Speicheranbindung und mit DDR2 beim K8L wird's noch unwesentlicher, wieviel lokalen Cache ein Core hat. Bei Intel ist der FSB ja der Flaschenhals - deshalb braucht's viel Cache, um das zu lindern.

Siehe auch hier:
http://www.planet3dnow.de/vbulletin/showpost.php?p=2731753&postcount=215

kann ich nur zustimmen! wobei ich mich aber gern überraschen lasse wieviel cache der K8L entgültig haben wird. denn bei cache lastigen anwendungen ist der sonstige schnelle bus auch kein sooo großer vorteil...amd tut sich was gutes wenn sie den cache erweitern...auch marketingtechnisch.

 

[Raberduck]

Hi,

mein System läuft

Nur halt sehr schlechte RAM´s da meine Corsair Speicher noch nicht da sind

Gruß Raberduck

 

[Lonzo]

Und? Berichte mal nen bisschen über dein neues Sys!

 

[FischOderAal]

Autsch ...

Der Conroe kann weder (direkt) über den Cache kommunizieren (das Prinzip eines Shared Cache ist ein völlig anderes ^^) noch muß ein K8 Dual-Core über HT gehen. Das ist der Unterschied zwischen "Real Dual-Core" und "Dual-Core on package", den AMD so gern beworben hat. Und selbst wenn (theoretischer MCM Quad), wäre das wahnsinnig schnell. Siehe aktuelle 2P und 4P Systeme.



Hatte mich da verguckt. In der richtigen Relation betrachtet, ist der Die-Shot vom K8L auf exklusive 4*512k zu interpretieren zuzüglich 2M L3 shared. Viel Cache hat schon beim K8 nichts gebracht aufgrund der schnellen Speicheranbindung und mit DDR2 beim K8L wird's noch unwesentlicher, wieviel lokalen Cache ein Core hat. Bei Intel ist der FSB ja der Flaschenhals - deshalb braucht's viel Cache, um das zu lindern.

Siehe auch hier:
http://www.planet3dnow.de/vbulletin/showpost.php?p=2731753&postcount=215

jaja andere haben mich ja über meinen Fehler aufgeklärt.
allerdings hat der K8L 4 Caches, was unter anderem dazu führt, das ein Kern nicht auf die Ergebnisse eines anderen zugreifen kann (nur über diesen Crosslink). beim Conroe nutzen beide Kerne einen Cache, also ist "quasi" eine Kommunikation direkt über den Cache möglich. so habe ich das zumindest in Intel Papieren verstanden (Kern 1 errechnet etwas und Kern 2 kann dies dann nehmen und weiterberechnen). außerdem werden so manche sachen nicht mehrfach in den Cache geladen, wie es noch beim P-D der Fall war.

ich hoffe man versteht jetzt was ich meine und es sind nicht schon wieder fehler drinne

 

[xxmartin]

allerdings hat der K8L 4 Caches, was unter anderem dazu führt, das ein Kern nicht auf die Ergebnisse eines anderen zugreifen kann (nur über diesen Crosslink).

Das sehe ich nicht als Nachteil. Zudem kann bei keinem aktuellen x86 Prozessor ein Core auf auf den Cache eines anderen zugreifen.

beim Conroe nutzen beide Kerne einen Cache, also ist "quasi" eine Kommunikation direkt über den Cache möglich. so habe ich das zumindest in Intel Papieren verstanden (Kern 1 errechnet etwas und Kern 2 kann dies dann nehmen und weiterberechnen).

Das ist keine beabsichtigte Kommunikation. Das sind lediglich zufällige Synergie-Effekte. Wollen die Cores miteinander reden, geht's raus über den FSB.

außerdem werden so manche sachen nicht mehrfach in den Cache geladen, wie es noch beim P-D der Fall war.

Das ist ein Problem von Netburst. Bei AMD gab's seit jeher nur exklusive Caches.

 

[cl55amg]

der eine core kann nicht mit cache "daten" des anderen cores arbeiten...so habe ich das verstanden.

jedenfalls kann man festhalten das der größte vorteil eines gemeinsamen caches die volle verwendung bei single threaded applikationen ist...

 

[xxmartin]

der eine core kann nicht mit cache "daten" des anderen cores arbeiten...so habe ich das verstanden.

So sieht's aus.

jedenfalls kann man festhalten das der größte vorteil eines gemeinsamen caches die volle verwendung bei single threaded applikationen ist...

Auch das trifft den Nagel auf den Kopf. Das dynamische "Resizen" hat auf alle Fälle was für sich.

 

[w0mbat]

Im XS-Forum takten sie gerade diverse FX62er. Rennen sehr gut und die Bandbreite ist der Hammer!

Damn, it has a hell of a lot more power than S939!

http://www.xtremesystems.org/forums/attachment.php?attachmentid=47625&stc=1&d=1148767599
http://www.xtremesystems.org/forums/attachment.php?attachmentid=47626&stc=1&d=1148767599
http://www.xtremesystems.org/forums/attachment.php?attachmentid=47628&stc=1&d=1148764751

FX52@3,2GHz, Corsair 6400C2 2Gigs, 7900GTX@default
http://www.xtremesystems.org/forums/attachment.php?attachmentid=47631&stc=1&d=1148768958



// tags entfernt. bitte keine hotlinks verwenden! danke.

 

[cooli04]

naja die Bandbreite ist für 540 Mhz immer noch schlecht, oder? Diese Bandbreite sollte doch schon bei ddr2 800 also 400Mhz möglich sein?! Irgendwas stimmt da noch überhaupt nicht!

 

[Kampfwurst]

also bandbreite kann man das sicherlich nicht nennen, aber daran hat maßgibig 2T schuld.
die timings für DDR1100 sind okey, aber mit 1T wäre es sicherlich mehr.

was für eine kühlung wird verwendet für den FX62?

 

[w0mbat]

Wakü. Mehr zu lesen gibts hier: http://www.xtremesystems.org/forums/showthread.php?t=101105
2T ist natürlich nie gut. Aber der geht trotzdem richtig ab.

 

[Kampfwurst]

hätte eher erhofft das wäre mit luft schon drine, aber das wird wohl erst möglich sein mit 65nm und germanium

naja mal schauen was er noch so rausbekommt aus der CPU, aber das OC wird sich wohl nicht ganz auf die "normalen" AM2 cpus übertragen
er hat ja auch nur so eine ami wakü, mit einer richtigen wäre wohl etwas mehr drine

 

[cooli04]

wie gesagt extrem schlecht Effizeinz bei der Bandbreite: 66% sagt Sandra!

 

[Hayato]

Wieso sagt Sandra 66%? Seh ich nicht...

Edit: Habs gefunden. Aber wieso der nicht versucht hat mit 1T mehr zu bekommen...

 

[Kampfwurst]

http://www.xtremesystems.org/forums/attachment.php?attachmentid=47630&stc=1&d=1148765248
ist in dem XS.org thread drinne



// tags entfernt. bitte keine hotlinks verwenden! danke.

 

[Lonzo]

Naja für 90nm ist das doch trotzdem ganz ordentlich was die Jungs da aus dem FX62 rausholen...

 

[obarok_9]

also wegen solcher Resultate gebe ich mein 939-Sys noch bestimmt nicht auf.

wie siehts denn eigentlich mit einem SuperPI-screen aus, hat man da schon was gesehen? Aufgrund der mikrigen Bandbreiten-Effizienz wirds da auch net so dolle aussehen.........

 

[Kampfwurst]

25s sind es, allerdings mit den alten settings wie oben beschrieben.
jetzt hat er ja auf 3.35GHz und auf 55xMHz getaktet

 

[Kunatz]

Der Brisbane wird laut Dailytech doch nicht der erste 65nm AM2 Prozzi. Hmm viele Vorteile erhoffe ich mir von 65nm zwar nicht, aber bis zum Brisbane ist es ja dann nicht mehr lang - und dann wird's hoffentlich wieder besser für AMD aussehen!

Mehr zu lesen gibt's hier

edit:
Hmmm wieso hat das noch niemand gepostet, oder hab ich da was übersehen - ist ja schon fast steinalt die Meldung