@Tzk
Man kann es aber auch versauen und es erst nach Tagen merken. Mit SuperPi sieht man quasi direkt was Sache ist
Ich hab auf die Art so einige Sachen zusammengetragen die eindeutig optimaler rennen als andere. Das sind die "Abhängigkeiten" die ich davor, es ahnend, erfragen wollte, es aber keiner so 100% sagen konnte.
Es gibt ja so eingie bei DDR3 und ich bin andererseits auch froh, daß ich mich erstmal nicht mit DDR4 auseinandersetzen muß
(noch viel
wilder).
Bei
DDR3 halt sowas wie tRAS = CAS + tRCD + tRTP (und NICHT tRP) oder tFAW optimum = 4x tRRD bzw. nie weinger als 16 (und wenn man hier tiefer geht, das System einen einfach verarscht ohne zwangsläufig abzuschmieren), also Optimum tRRD 4 und tFAW 16. Und etliches mehr.
edit: (grad ein Familypack
zum Flughafen gebracht und kurz Langeweile
)
Weiteres wäre z.B. noch TWR = TRRD + TWTR. Was samt vorher erwähnten wegen
optimaler Abhängigkeiten bei DDR3 aber imho auch schon alles ist. Alle sonstigen Formeln sind wohl lar blödsinniges Geseier.
Einzig halbwegs plausible wäre noch TCL = TWCL aber ich konnte mit keiner Soft unter keinem Szenario etwas nachteiliges von 9-6 gegenüber 9-9 feststellen.
Die meisten vermeindlichen Schranken fielen dann mit mehr Spannung. Wobei ich, zeitweise genervt, in einem Rutsch einiges umgestellt habe (zur Erinnerung: 2500k @4.5 mit C1E/C3, P8P67 Deluxe 3.0 3207, Ballistix Elite 1600/CL8 1.5V):
Speicher auf 1.55V (real eher 1.547V), Vccsa 0.931V, Vccio 1.08V, Ref Data/Ctrl 0.505x. Alleine mit 1.53V tat sich da jedenfalls nichts.
An I/O-L komm ich leider garnicht und an RTL nicht einzeln dran (konnten Maximus mein ich), aber sonst sind das die Subtimings von 1600, bei 1954 (s.u.) Nur bei den primären macht es dann an keiner Stelle mehr 8 mit.
Finde die 9-9-9-22-1 beim fast 2000 OC eines 1600er/CL8 und bei nur 1.55V aber auch nicht so tragisch jetzt...
Bis auf Ref Cycle und Refresh Interval lässt sich so auch kein einziges Timing mehr verbessern Es hängt sofort beim POST. Andererseits ist das so wie es ist auch 100% stabil.
Mit MemTest86+ v5 sind alle Fehler mit den höheren Spannungen gegangen. Stabiler Desktopbetrieb erstmal also
Mit HCI (wo Fehler noch gelegentlich kamen) hatte ich mal die Idee alles sonstige bis auf Ref Cycle wie unter MemTest v5 zu belassen. Und Ref Cycle von 112 oder 114 erstmal auf 116 (org. 130). Direkt Joker. Alle Spucks vorbei. Bei 1670 gingen da noch 100. So ging auch beim Interval noch was und der aktuelle Wert blieb auch so. Aus ästhetischen Gründen
Nach dem Blackout hat die jeweilige Marschrichtung größtenteils emissary42 vorgegeben. Dafür Vielen Dank nochmals.
Laut Raja aber (mein ich), wenn man bei DDR3 TRRSR und TWWSR auf 4 gedrückt bekam, dann fasst man das auch nicht mehr an
edit:
bin ich jetzt am Ende bei 7m 34s 834
MÜLL. Das ist zwar auch wiederr 1.9 WP wogegen alle sich auf 1.5XS eingeschossen haben, aber das ist für mich auch keine SuperPi-Wettbewerb hier. Ich brauch vor allem eigene Vergleichbarkeit.