[Sammelthread] Intel DDR5 RAM OC Thread

[Veii]

SA 1,131V , VddqTx 1,35V , IMCVdd 1,35V , VDD 1,425V , VDDQ 1,41V / VDD2 1,42V , VDDQ2 1,4V

1DPC
VDDQ to VDDQ Delta 210mV bitte ~ für 16GB.
Du bist auf 75mV.
170mV für 2DPC.

Rest passt. Eventuell IVR VDD2 minimal höher als 1.35v (MC VDD2)

Versuche es mit:
SA bleibt
VDD2_CPU 1350mV
VDDQ_CPU 1155mV (hochgerundet auf 1160 fals unmöglich, bzw 1170mV eher)

VDD_MEM 1425mV (PMIC arbeitet auf 15mV Schritte)
VDDQ_MEM 1365mV
^ 60mV Delta in Mem ist ok. Hat 99.5% zu laufen. Ansonnsten 30mV wenn die CPU mehr VDDQ braucht

1.415 oder 1.42v Memory Spannung, wird nicht gehen.
1.410 oder 1.425
15mV PMIC Schritte.
Es ist ok dass der PMIC die Spannung um 15mV verschiebt. Mehr darf es allerdings nicht.
Zb 1425 zu 1390 drops sind ein Zeichen für Overcurrent bzw selbst-korrigierter Instabilität.

Vddq höher stellen?

Was bedeutet das nun mit dem Read? Wtrs und wtrl so lassen oder 8-16 verstellen? 🙄

Was rennst du den gerade ?

24Gb nahe 150mV. ~85% von den maximalen Margins
Maximale Margins mit VDDQ Training aus wären etwa 180mV.
15mV schritten bis das Board booted und 5mV schritten sollte y-cruncher zwischendurch failen.

WTR_ passen

WTR is korrekt so.

WTR_S gleich RRDS bzw -7 oder halbiert (4 minimum). WTR_S niemals über 8.
WTR_L gleich RRDL *2 (optimalsten) ~ kommt auf das Bios design an.

Was bedeutet das nun mit dem Read?

Effiziente Platznutzung.
Damit wer mitließt, auch was lernt.
Wenn man erneuert bei dem selben Thema ist.

 

[perlibu]

1DPC
VDDQ to VDDQ Delta 210mV bitte ~ für 16GB.
Du bist auf 75mV.
170mV für 2DPC.

Rest passt. Eventuell IVR VDD2 minimal höher als 1.35v (MC VDD2)

Versuche es mit:
SA bleibt
VDD2_CPU 1350mV
VDDQ_CPU 1155mV (hochgerundet auf 1160 fals unmöglich, bzw 1170mV eher)

VDD_MEM 1425mV (PMIC arbeitet auf 15mV Schritte)
VDDQ_MEM 1365mV
^ 60mV Delta in Mem ist ok. Hat 99.5% zu laufen. Ansonnsten 30mV wenn die CPU mehr VDDQ braucht

1.415 oder 1.42v Memory Spannung, wird nicht gehen.
1.410 oder 1.425
15mV PMIC Schritte.
Es ist ok dass der PMIC die Spannung um 15mV verschiebt. Mehr darf es allerdings nicht.

Was rennst du den gerade ?
Anhang anzeigen 974504
24Gb nahe 150mV. ~85% von den maximalen Margins
Maximale Margins mit VDDQ Training aus wären etwa 180mV.
15mV schritten bis das Board booted und 5mV schritten sollte y-cruncher zwischendurch failen.

WTR_ passen


WTR_S gleich RRDS bzw -7 oder halbiert (4 minimum). WTR_S niemals über 8.
WTR_L gleich RRDL *2 (optimalsten) ~ kommt auf das Bios design an.

Renne gerade vdd 1.56 und vddq 1.5.

24gb, nahe 150mv. Wie kann ich das verstehen?
WTRS und RRDS sind 8.
RRDL 12 und WTRL 24, also doppelt.

 

[Veii]

24gb, nahe 150mv. Wie kann ich das verstehen?

Die Distanz zwischen beiden VDDQs muss X sein.
VDD2_CPU ⟷ VDD_MEM, Datenleitung
VDDQ_CPU ⟷ VDDQ_MEM Daten-Strobe/Strom Leitung

Memory arbeitet als Differentielle Leitungen.

TX = Transmitter. RX = Receiver
Durch die Spannungsunterschiede zwischen CPU & MEM ~ bzw der Bewegung dieser nach Syncronisierung,
Werden die Daten übertragen. Signal hoch & Signal Tief. Wie im Meer, konstant bewegende Ebbe & Flut.
Der Rest der Daten wird über den i²c Port zwischen CPU & SPD_HUB übertragen.

WTRS und RRDS sind 8.
RRDL 12 und WTRL 24, also doppelt.

WTRS kann später auf 4 hinunter sobald du stabil bist und gratis Leistung möchtest.
Hängt etwas von der CPU ab.

Renne gerade vdd 1.56 und vddq 1.5.

Da eher VDDQ die Hitze erstellt, und Spannungen auch "noise" erstellen.
Sind niedrigerere Spannungen immer besser. Solange das Board gut genug ist mit niedrigen Spannungen arbeiten zu können.
Man muss bei egal welcher Baseline, immer die VDDQs zusammen setzen. Wenn du eines änderst, muss das andere auch verschoben werden.
Die VDD's müssen es nicht unbedingt. Deren Delta/Distanz wird schon von dem Teil (CPU oder MEM) selbst angepasst.

VDDQ ⟷ VDDQ korrekt hinzubekommen ist sehr wichtig.
Sonnst läuft garnichts.

Höheres SA verringert die VDDQ zu VDDQ delta
Niedriges SA erhöht diese delta.
Welche SA die CPU mag, ist eine Margins Sache. Wie viel Spielraum frei sind und wie gut das Sample ist.
Für manche sind 8200MT/s schwierig, für manche sind 8400MT/s schwierig.

 

[perlibu]

Die Distanz zwischen beiden VDDQs muss X sein.
VDD2_CPU ⟷ VDD_MEM, Datenleitung
VDDQ_CPU ⟷ VDDQ_MEM Daten-Strobe/Strom Leitung

Memory arbeitet als Differentielle Leitungen.
Anhang anzeigen 974515
TX = Transmitter. RX = Receiver
Durch die Spannungsunterschiede zwischen CPU & MEM ~ bzw der Bewegung dieser nach Syncronisierung,
Werden die Daten übertragen. Signal hoch & Signal Tief. Wie im Meer, konstant bewegende Ebbe & Flut.
Der Rest der Daten wird über den i²c Port zwischen CPU & SPD_HUB übertragen.


WTRS kann später auf 4 hinunter sobald du stabil bist und gratis Leistung möchtest.
Hängt etwas von der CPU ab.

Da eher VDDQ die Hitze erstellt, und Spannungen auch "noise" erstellen.
Sind niedrigerere Spannungen immer besser. Solange das Board gut genug ist mit niedrigen Spannungen arbeiten zu können.
Man muss bei egal welcher Baseline, immer die VDDQs zusammen setzen. Wenn du eines änderst, muss das andere auch verschoben werden.
Die VDD's müssen es nicht unbedingt. Deren Delta/Distanz wird schon von dem Teil (CPU oder MEM) selbst angepasst.

VDDQ ⟷ VDDQ korrekt hinzubekommen ist sehr wichtig.
Sonnst läuft garnichts.

Höheres SA verringert die VDDQ zu VDDQ delta
Niedriges SA erhöht diese delta.
Welche SA die CPU mag, ist eine Margins Sache. Wie viel Spielraum frei sind und wie gut das Sample ist.
Für manche sind 8200MT/s schwierig, für manche sind 8400MT/s schwierig.

Beider vddqs meinst du von einem Ram zum anderen? Also wenn zb 1.56 ist und beim anderen 1.57?

Hab jetzt eine Stunde laufen lassen, dann kam wieder Error 3 und 1.

Fahre:
Vdd 1.56, vddq 1.5
Tx 1.4
Imc 1.38675
Sa 1.2

ATC zeigt falsche Werte an, wie kann ich das korrigieren bzw. Richtig anzeigen lassen?

 

[Veii]

Beider vddqs meinst du von einem Ram zum anderen? Also wenn zb 1.56 ist und beim anderen 1.57?

Von VDDQ CPU zu VDDQ Mem.
VDD(2) & VDDQ laufen über das Mainboard hindurch.
Der UDIMM/RAM bekommt seine Spannungen als 5V Leitung nahe dem 24Pin.
Diese 5V werden mit dem PMIC (Spannungswandler) in VDD, VDDQ, VPP & SPD_HUB Spannungen verteilt.

VDD_MEM = SWA
VDDQ_MEM = SWB
VPP_MEM = SWC
SWD für den Rest welches nicht gelistet ist.

SWA & SWB können von dem RAM-Hersteller zusammengeschalten werden oder getrennt laufen.
Da sie fast immer zusammengeschalten werden, ist eine delta zwischen beiden (30-60mV) immer gut zu rennen. Hilft auch die VDDQ_CPU niedrig zu halten, zb.
VPP_MEM hängt von dem IC design ab. Charge Pump. Es ist dafür da die Gate (Pseudo open drain) von jedem Transistor im Ramspeicher zu öffnen oder zu schließen. Offen bei X Spannung, Zu bei X Spannung ~ Range 1.8v
Generell hat es laut design immer auf 1.8v zu bleiben. Außer man bewegt sich auf exotischen Situationen. Unter 0°C oder mit vieel zu viel Ramspannung.

Fahre:
Vdd 1.56, vddq 1.5
Tx 1.4
Imc 1.38675
Sa 1.2

Du möchtest dann
VDD_MEM 1545 oder 1575mV
VDDQ_MEM 1515mV

VDD_CPU weiterhin deine 1.38xx. So viel wie halt von der CPU bei dem Clock gebraucht werden.
VDDQ_CPU (IVR-TX_VDDQ) auf die 150mV weniger. Also wären das 1515-150 = 1365mV.
VDDQ ⟷ VDDQ delta = 150mV für 24GB Sticks.

Die Rails von der CPU (weit weit weg vom RAM)
Und die Spannung in den MEM (weit weit weg von der CPU)
werden dann abgeglichen. Im besten Fall sind beide die selben (A) Ampere.
Die Spannungswerte. also die Delta ist dann je nach Bios Tuning und Mainboard PCB Qualität höher oder tiefer.
Die Delta bleibt die selbe und wird nur durch SA abgeändert.

Sprich wenn man die hohe Delta nicht gebootet bekommt, SA runter
Wenn die CPU es dann bei sehr hohem Clock nicht mehr abkann, bzw das Mainboard eher zu schlecht ist.
SA hoch und VDDQ⟷VDDQ delta niedriger. Da Verluste (dank schlechtem Mainboard) höher sind.

---

Der Unterschied zwischen beiden Memory Slots, wird über die wiggles in den Traces (Zeitlich) syncronisiert.
Mache dir darüber keine Sorgen.
Bzw über die Slopes (Zeitliche timings) jedes MC-Links. Die CPU hat zwei Memory Controller Link's.
Beide Link's sprechen jede Hälfte des RAM Sticks an Subchannel A & Subchannel B. Beide MC links sprechen gleichzeitig beide memory Slots an bzw mit passthough auf 2 weiteren slots
Aka Dual Channel + 2 Slave Channel. Weiterhin dual channel~

Gut designte Boards haben beide Memory Channels syncronisiert.
Beide RAM Sticks sollten immer die selbe Spannung anliegen haben.

ATC zeigt falsche Werte an, wie kann ich das korrigieren bzw. Richtig anzeigen lassen?

Garnicht

 

[perlibu]

Von VDDQ CPU zu VDDQ Mem.
VDD(2) & VDDQ laufen über das Mainboard hindurch.
Der RAM bekommt seine Spannungen als 5V Leitung nahe dem 24Pin.
Diese 5V werden mit dem PMIC (Spannungswandler) in VDD, VDDQ, VPP & SPD_HUB Spannungen verteilt.

VDD_MEM = SWA
VDDQ_MEM = SWB
VPP_MEM = SWC
SWD für den Rest welches nicht gelistet ist.

SWA & SWB können von dem RAM-Hersteller zusammengeschalten werden oder getrennt laufen.
Da sie fast immer zusammengeschalten werden, ist eine delta zwischen beiden (30-60mV) immer gut zu rennen. Hilft auch die VDDQ_CPU niedrig zu halten, zb.
VPP_MEM hängt von dem IC design ab. Charge Pump. Es ist dafür da die Gate (Pseudo open drain) von jedem Transistor im Ramspeicher zu öffnen oder zu schließen. Offen bei X Spannung, Zu bei X Spannung ~ Range 1.8v
Generell hat es laut design immer auf 1.8v zu bleiben. Außer man bewegt sich auf exotischen Situationen. Unter 0°C oder mit vieel zu viel Ramspannung.


Du möchtest dann
VDD_MEM 1545 oder 1575mV
VDDQ_MEM 1515mV

VDD_CPU weiterhin deine 1.38xx. So viel wie halt von der CPU bei dem Clock gebraucht werden.
VDDQ_CPU (IVR-TX_VDDQ) auf die 150mV weniger. Also wären das 1515-150 = 1365mV.
VDDQ ⟷ VDDQ delta = 150mV für 24GB Sticks.

Die Rails von der CPU (weit weit weg vom RAM)
Und die Spannung in den MEM (weit weit weg von der CPU)
werden dann abgeglichen. Im besten Fall sind beide die selben (A) Ampere.
Die Spannungswerte. also die Delta ist dann je nach Bios Tuning und Mainboard PCB Qualität höher oder tiefer.
Die Delta bleibt die selbe und wird nur durch SA abgeändert.

Sprich wenn man die hohe Delta nicht gebootet bekommt, SA runter
Wenn die CPU es dann bei sehr hohem Clock nicht mehr abkann, bzw das Mainboard eher zu schlecht ist.
SA hoch und VDDQ⟷VDDQ delta niedriger. Da Verluste (dank schlechtem Mainboard) höher sind.

---

Der Unterschied zwischen beiden Memory Slots, wird über die wiggles in den Traces (Zeitlich) syncronisiert.
Mache dir darüber keine Sorgen.
Bzw über die Slopes (Zeitliche timings) jedes MC-Links. Die CPU hat zwei Memory Controller Link's.
Beide Link's sprechen jede Hälfte des RAM Sticks an Subchannel A & Subchannel B. Beide MC links sprechen gleichzeitig beide memory Slots an bzw mit passthough auf 2 weiteren slots
Aka Dual Channel + 2 Slave Channel. Weiterhin dual channel~

Gut designte Boards haben beide Memory Channels syncronisiert.
Beide RAM Sticks sollten immer die selbe Spannung anliegen haben.

Kann nicht in 15mv Schritte verstellen.

"VDD_MEM 1545 oder 1575mV
VDDQ_MEM 1515mV"
Das wird nicht gehen. 10er Schritte. Also
Vdd 1.56 oder 1.57 oder 1.58. Vddq dasselbe. Entweder 1.5 oder 1.51.


Tx dann 150mv tiefer vom gewählten vddq dann.

 

[Veii]

Kann nicht in 15mv Schritte verstellen.

"VDD_MEM 1545 oder 1575mV
VDDQ_MEM 1515mV"
Das wird nicht gehen. 10er Schritte. Also
Vdd 1.56 oder 1.57 oder 1.58. Vddq dasselbe. Entweder 1.5 oder 1.51.


Tx dann 150mv tiefer vom gewählten vddq dann.

Beide runden sich +/- 5mV ab.
PMIC kann selbstständig um 15mV hoch und runter springen
Solange du dich in delta's verhälst bei dem was du eingibst.
Also 30,60,90,120,150mV

Solltest du kein Problem haben. Egal was ausgelesen wird.
Und egal wie droopy die Einstellungen oder das Teil selbst ist.
Schade dass du es nicht genau einstellen kannst. Sehr traurig eigentlich *
Aber es ist wie es ist

* minimal "dumm" , weil man den Hex/Binary Wert niemals korrekt absenden kann.
It is what it is~~

Ich hoffe meine Erklärungen waren verständlich.

---

Womöglich in ASUS Logik:
1425mV ist der letzte nicht OC-Mode Schritt in PMIC.
Wahrscheinlich möchte man dann 1430,1440,1450 usw. ~ da PMIC auf 10mV pro Schritt geht anstelle 5mV = OC Mode
60mV delta in RAM und 150mV für VDDQ bis zu der CPU

Nun wenigstens geht (IVR TX) VDDQ_CPU in 5mV schritten.
15mV +/- 5mV sind dann weiterhin die Ausrichtungsschritte.
Zwischen Boot und kein Boot. 15mV jumps. 5mV hoch/runter von diesen 15mV um die genaue Stabilität dann herauszufinden.
Spannungen müssen immerhin synchron sein, sonnst crasht es.
Der PMIC macht es selber und springt gerne 15mV hoch oder runter.
CPU Arbeit musst du selber machen. Ist bei AMD automatisiert.

Später später kann man testen wie weit auseinander man mit VDD_MEM zu VDDQ_MEM gehen kann.
105mV gehen nur wenn powering gut ist.
230mV wäre das max welches ich gesehen hatte
300mV ist das absolute max von dem PMIC erlaubt.

Je höher die Delta in Mem, desto sauberer war dein Signal

 

[Mtorrent]

But , a big big chunk is lack of userbase education.
I do my part and things i get wrong i correct.

From early "Veii is a troll", to now "Veii i need your help" ~ haha.
Some names i remember~~

I can't believe they say that. You should not give much importance to what others say, but to those of us who follow you to learn. That's more important, it's not easy to sustainably contribute to forums for as long as you do. . And it's good that the Bios Dev asked you for help, I'm glad for that!

Why does MSI have it soo difficult with slopes. Their EDGE lineup needs rework. Z690/Z790i needs RTT and slope rework.
Why does ASRock have it difficult with silk and Renesas OC mode. PMIC-Bricking Green/Black sticks & not leaving memory area clean.
Why does Gigabyte have it difficult to follow JEDEC 🤭😋 sorry but some things are very silly predicted ~ topic CCDL, or transition-timings haha.
Why does Biostar have no well build ITX boards. Its unfortunate.
Why does the ASUS TUF lineup get intentionally downgraded in Bios options.
aand so on ♥️

My point of view, totally unverifiable, is that in some lines they work with obsolete technology, for example, the Hero OG 790 is limited to 7200MT/s, and the Dark Hero improves a little, not much but, it is still an improvement in BIOS development. And it is an expensive product, even the Dark Hero was positioned more expensive than the Encore.

Regarding the rest of the brands, it is a good opportunity for BIOS Dev. I wonder where the Kinping team is.

I still remember the X570 and the IF limitation due to the NICs, do you remember when you bought the ProArt? Impossible to set 1933 without WHEA19. I never knew if it was the real cause of the problem, it stayed on the past..

I can currently not say how much is influenced due to CPU aware overrides.
AC/DC Telemetry faking is an exploit.
It should not be used.

I can't say how current Boosting System corrects for lack of voltage, but it definitely tried to keep up stability
It even tries to keep up clock-straps, and package-throttles internally. Even with CEPs off.
There is more to this rabbit hole
Any case, use Curve Tuning not IA_LL supply cutting please.
You do much much more harm with supply cutting. Harm in the terms of instability. Because there is more than core/ring/cache.
All is loadbalanced.

I just saw the default values with the new beta BIOS 1001 (none of this should change), there is not much of a P3 correction, maybe 15mV at most so that it is flat. What I see that changes is the difference between the VF Curve by Settings (which is the default) and the Vout, the voltage distance is smaller.

Would you recommend applying a positive offset, for example, +5mV throughout the curve starting at P3 so that it has a positive slope to look for this shape that you mentioned before? Then I could turn it down with AC a little to compensate. Would it be a good practice? Or would it be cutting the IA_LL by lowering the AC_LL after optimizing the curve?

Spoiler: VF BIOS 101

Thanks! and have a nice day!!

 

[AndreasP1981]

Bist du auf einem 250W powerlimit? -->Nein Ich sehe Unlimited, also HT-Off ?? -->Nein
Du verlierst etwa 50% der Computeleistung mit dem OC.
Womöglich ist es sogar langsamer als "stock".

7800MT/s sitzt nahe 1.37 * 10^10

Als Orientierungs-Beispiel:
14900K 8P 16E 8200 MT/s ~ 1.42 * 10^10
14900K 8P 16E 8400 MT/s ~ 1.45 * 10^10
12900K AVX512 8P 0E 7000MT/s 4.9GHz ~ 1.12 * 10^10
14600K 6P 8E 5.4GHz DDR4-3600 G1 Nanya ~ 5.65 * 10^9
5600X Veii 6C 0E (4.55GHz) DDR4-4200 G1 ~ 5.58 * 10^9
14600K 6P 8E 5.3GHz DDR5-8200 ~ 8.28 * 10^9
14600K 6P 8E 5.3GHz DDR5-8400 ~ 8.29 * 10^9
14700K 8P 12E 5.0GHz DDR5-7800 ~ 1.14 * 10^10
Die letzten 14th gen Tests vom Kumpel sind auf einem Giga B760M AX X ,mit alleinigem Zugriff auf IA_AC_LL. Keine V/F Kurven.
14900KF 8P 16E 5.8/4.475 Fixed-XOC DDR4-4300 G1 ~ 1.09 * 10^10 && 5.7/4.5 XOC 4400 G1 ~ 1.08 * 10^10

Du kannst eindeutig bemerken wie weit entfernt du von dem eigentlichen Ziel bist.
Wenn DDR4 Systeme bzw CPUs mit halb so vielen Kernen, dich an der Rohleistung gleichsetzen.
Bzw wie Groß der Unterschied ist wenn Kerne einfach Fehlen.
Der 5.xx Unterschied zwischen 10^9 & 10^10 ist immens.
1.05 vs 1.4 ist ebenso immens. Da MemOC ComputePerf um 0.03-0.05 Schritte erhöht.

Entweder du hast HT aus, oder die E-Cores aus.
Oder du trottelst wirklich soo sehr dass du ~50% der Leistung verlierst.
Im Grundegenommen ist deine CPU langsamer als ein 14700 bei selben MemCLK.
E-cores on vs Off wäre spannnend zu vergleichen, jedoch muss bei dir einiges schieflaufen dass du soo schlecht abschneidest.
Ebenso spielt die Bandwidth/Kern eine Rolle, ob der MemOC überhaupt Sinn ergibt bzw Skalliert. Das gilt ebenso für die Programmlast. Wie viele Kerne sie anspricht.

Ich erwarte hier jedoch mindestens 1.20 * 10^10 von dir. -->SIR, YES, SIR
Wenn nicht sogar nahe 1.26*10^10. --> challenge accepted

Y-Cruncher Config file war/ist das Problem hatte das hier irgendwo raus kopiert:

Macht so wohl mehr sinn:

Hab aber jetzt auch ne ganze weile gebraucht bis ich das gefunden hatte
den Fehler hatte ich aber seitdem ich mit y-cruncher teste...

So etwa?

 

[perlibu]

Beide runden sich +/- 5mV ab.
PMIC kann selbstständig um 15mV hoch und runter springen
Solange du dich in delta's verhälst bei dem was du eingibst.
Also 30,60,90,120,150mV

Solltest du kein Problem haben. Egal was ausgelesen wird.
Und egal wie droopy die Einstellungen oder das Teil selbst ist.
Schade dass du es nicht genau einstellen kannst. Sehr traurig eigentlich *
Aber es ist wie es ist

* minimal "dumm" , weil man den Hex/Binary Wert niemals korrekt absenden kann.
It is what it is~~

Ich hoffe meine Erklärungen waren verständlich.

---

Womöglich in ASUS Logik:
1425mV ist der letzte nicht OC-Mode Schritt in PMIC.
Wahrscheinlich möchte man dann 1430,1440,1450 usw. ~ da PMIC auf 10mV pro Schritt geht anstelle 5mV = OC Mode
60mV delta in RAM und 150mV für VDDQ bis zu der CPU

Nun wenigstens geht (IVR TX) VDDQ_CPU in 5mV schritten.
15mV +/- 5mV sind dann weiterhin die Ausrichtungsschritte.
Zwischen Boot und kein Boot. 15mV jumps. 5mV hoch/runter von diesen 15mV um die genaue Stabilität dann herauszufinden.
Spannungen müssen immerhin synchron sein, sonnst crasht es.
Der PMIC macht es selber und springt gerne 15mV hoch oder runter.
CPU Arbeit musst du selber machen. Ist bei AMD automatisiert.

Später später kann man testen wie weit auseinander man mit VDD_MEM zu VDDQ_MEM gehen kann.
105mV gehen nur wenn powering gut ist.
230mV wäre das max welches ich gesehen hatte
300mV ist das absolute max von dem PMIC erlaubt.

Je höher die Delta in Mem, desto sauberer war dein Signal

Ich fange einfach mal an, aber mir ist nicht klar wo die Basis. Tx nehmen und von dort dann 150mv plus. Oder vom vddq starten und minus 150mv? Eigentlich sollte man doch erst die einzelnen Spannungen antesten. Sprich: vddq testen, stabil, dann tx anpassen oder eben umgekehrt.

In meinem Fall zb:
1.4 tx plus 150mv
Vddq 1.55 (jetzt aktuell 1.56)
Vdd 1.5
Oder eben tx auf 1.41 ubd 1.56vddq lassen?

Imc lassen auf 1.38xx
Sa 1.2

 

[Veii]

Ich fange einfach mal an, aber mir ist nicht klar wo die Basis. Tx nehmen und von dort dann 150mv plus. Oder vom vddq starten und minus 150mv? Eigentlich sollte man doch erst die einzelnen Spannungen antesten. Sprich: vddq testen, stabil, dann tx anpassen oder eben umgekehrt.

In meinem Fall zb:
1.4 tx plus 150mv
Vddq 1.55 (jetzt aktuell 1.56)
Vdd 1.5
Oder eben tx auf 1.41 ubd 1.56vddq lassen?

Imc lassen auf 1.38xx
Sa 1.2

Es heißt zwar InternalVoltageRegulator, allerdings sind VDD2_CPU sowie VDDQ_CPU MC-Link Spannung
Ausgehende Spannungen von der CPU->Über das Mainboard->Zu den Ram-Slots.

Eigentlich erwähne ich es das 4. mal und Logik bei den Spannungsvorschlägen müsste eintreffen.

Da RAM VDDQ_MEM solch ein hohen Skallierungsfaktor hat (bis zu 300mV)
Und die Spannung im dem Ram gebildet wird,
Müsste logik einteffen dass VDDQ_CPU skalliert werden sollte.

Und wie 1-2 Nachrichten vorher erwähnt, skalliert seine Foundation mit dem SA stand.

Also IVR VDDQ_CPU runter oder hoch.
bei y-cruncher ist die CPU instabil.
Bei TM5 erkennst du den Fehler.

#3 sagt CPU-LINK dropout.
Ich denke das wäre erkennbar

Immer nur VDDQ_CPU anpassen.
Wenn etwas mit inter-mem Spannungen nicht stimmt, merkst du es als RTT Fehler.
Ob positive oder Negative.

VDDQ_MEM ist generell immer niedriger als VDD_MEM
VDDCR_SA ist niedriger/biszu gleich als IVR VDDQ_CPU
VDD(2)_CPU darf max gleich von VDD_MEM sein. Sie ist meistens tiefer.

 

[Veii]

Y-Cruncher Config file war/ist das Problem hatte das hier irgendwo raus kopiert:
Anhang anzeigen 974555
Macht so wohl mehr sinn:
Anhang anzeigen 974556
Hab aber jetzt auch ne ganze weile gebraucht bis ich das gefunden hatte
den Fehler hatte ich aber seitdem ich mit y-cruncher teste...
Anhang anzeigen 974558
So etwa?

Mache dir keine configs.
Das könnten nur 30gb sein.

Beitrag automatisch zusammengeführt: 24.02.2024

Soo at very least, i should expect from @AndreasP1981 1.33 * 10^10 not 1.20 * 10^10
I was too generous, whops. Thank you 🤭

Außerdem,
Spot on 🤭

 

[perlibu]

Es heißt zwar InternalVoltageRegulator, allerdings sind VDD2_CPU sowie VDDQ_CPU MC-Link Spannung
Ausgehende Spannungen von der CPU->Über das Mainboard->Zu den Ram-Slots.

Eigentlich erwähne ich es das 4. mal und Logik bei den Spannungsvorschlägen müsste eintreffen.

Da RAM VDDQ_MEM solch ein hohen Skallierungsfaktor hat (bis zu 300mV)
Und die Spannung im dem Ram gebildet wird,
Müsste logik einteffen dass VDDQ_CPU skalliert werden sollte.

Und wie 1-2 Nachrichten vorher erwähnt, skalliert seine Foundation mit dem SA stand.

Also IVR VDDQ_CPU runter oder hoch.
bei y-cruncher ist die CPU instabil.
Bei TM5 erkennst du den Fehler.

#3 sagt CPU-LINK dropout.
Ich denke das wäre erkennbar

Immer nur VDDQ_CPU anpassen.
Wenn etwas mit inter-mem Spannungen nicht stimmt, merkst du es als RTT Fehler.
Ob positive oder Negative.

VDDQ_MEM ist generell immer niedriger als VDD_MEM
VDDCR_SA ist niedriger/biszu gleich als IVR VDDQ_CPU
VDD(2)_CPU darf max gleich von VDD_MEM sein. Sie ist meistens tiefer.

Mein SA kann ich nicht höher, da SA bug wahrscheinlich. Deswegen bleibt mal bei 1.2.

Verstehs nicht so, sry. 🤣Versuch mal mit den Spannungen, gehe mal mit vddq auf 1.51, vdd bleibt bei 1.56. Rest bleibt auch. Muss verschiedene Variationen testen. Wenn Fehler kommen, besser als Freeze. Wenn nochmal ein Freeze kommt, mache ich den SP check 5x.

 

[xST4R]

@Veii

sagmal könnte man nicht mal einen richtigen "guide" in deutsch / engl. schreiben wie man beim ram oc ab 8000mhz so grob vorgeht - so etwas gibt es meines wissens noch garnicht ? (wo auch wirklich step 4 step ins detail gegangen wird wieso und wann man etwas macht). mir ist bewusst das jeder pc und jeder ram anders ist aber overall ist das grobe vorgehen doch immer gleich. (und es gibt ja start werte die eigentlich sagen wir zu 80% immer funktionieren)

ich kann mir vorstellen das sowas extrem gut ankommt ? und viele doppelfragen beantwortet.

 

[CarSalesman]

Yep, it’s not about the big numbers. Don‘t think anyone can successfully run RRDL 8 on H24M through any of the common test tools at these frequencies Just like the primaries and RFC need to be looser. As for Y this would sit at around 1.4GB/Node on the i9 for the CPU side computation, hence the lower bitrate. It’s just my experience with all the different CPUs I‘ve tested.

I've been running RRDL @ 10 on H24M up to and including 8400 although I can't stabilize 8400. 12 does not add additional stability at 8400 versus 10 and 10 is stable at 8267. It doesn't make that great a difference versus 12 or even 8. Same bank group operations are not happening as often as different bank group operations.

 

[chibi]

Hi there, may I ask for assistance with reboot stability?

I tested 90 minutes vst + vt3, 25 cycle tm5 1usmusv3 (newest tm5) and 20,000% karhu coverage. For the past week, vst vt3, tm5 can still pass after cold boot or restart. My Karhu is the one that is troubling. Only 3 times now it passed 20,000% coverage. Sometimes it will fail ~2k%, 5k%, 17k% or highest was 18k%. What can I adjust to make karhu more reliable? I don't understand because yc vst vt3 and tm5 always pass but this Karhu is like trying to herd stray cats!

yc tested with -M42g parameter, so 1.3 GiB each vst and vt3.

trfcpb 546
txsr 711
txsdll 2559
txp 30

vdd_mem 1.52
vddq_mem 1.48
sat 1.20
tx 1,335
mc 1,430

passport

Fail

 

[robonz]

Außerdem,
Spot on 🤭

Das ist immer noch nicht richtig. Sind wieder 30GB, nur diesmal alle Threads @AndreasP1981. Einfach ohne irgendwelche ausgedachte Configs laufen lassen.

Ein Biespiel-Bitrate für H24M ist nun bei chibi zu sehen.

 

[Vhypur]

all the new bioses recently idk which one to stick to and use lol seems for the most part although my stuff is fully stable again outside having to swap v/f points a tad depending on the bios but right now i'm on 9901 - anyone tried out any of the more recent ones?

this is where i left off last on my curve before work got crazy again, looks similar to @tibcsi0407 curve i think - still needs work but so far with this setup I can't get v/f 11 down any lower without causing issues (this is LLC4 and 0.7 ACLL)

 

[LukeJoseph]

all the new bioses recently idk which one to stick to and use lol seems for the most part although my stuff is fully stable again outside having to swap v/f points a tad depending on the bios but right now i'm on 9901 - anyone tried out any of the more recent ones?all the new bioses recently idk which one to stick to and use lol seems for the most part although my stuff is fully stable again outside having to swap v/f points a tad depending on the bios but right now i'm on 9901 - anyone tried out any of the more recent ones?

this is where i left off last on my curve before work got crazy again, looks similar to @tibcsi0407 curve i think - still needs work but so far with this setup I can't get v/f 11 down any lower without causing issues (this is LLC4 and 0.7 ACLL)

Anhang anzeigen 974776

It's pretty wild with all the bioses coming out. I am currently on 0081 on my Encore, may try 1002 or maybe 9901 who knows. Curious what is your default VF Table looking like? I also used @tibcsi0407 offsets and modified them a bit at the low end to get close to 730mv but kept the mid/high range the same. Currently not using TVB but all of our curves are looking similar. I am also running LLC4 ac_ll 0.70 at the moment. Got a SFT reboot at 0.65.

Spoiler: Target Die Sense

Spoiler: VF Offsets

 

[perlibu]

@Veii

sagmal könnte man nicht mal einen richtigen "guide" in deutsch / engl. schreiben wie man beim ram oc ab 8000mhz so grob vorgeht - so etwas gibt es meines wissens noch garnicht ? (wo auch wirklich step 4 step ins detail gegangen wird wieso und wann man etwas macht). mir ist bewusst das jeder pc und jeder ram anders sind aber overall ist das grobe vorgehen doch immer gleich. (und es gibt ja start werte die eigentlich sagen wir zu 80% immer funktionieren)

ich kann mir vorstellen das sowas extrem gut ankommt ? und viele doppelfragen beantwortet.

Das wollte ich auch schon längers schreiben. Das wäre echt toll. Finde auch so ein Guide soll es geben. Ich denke so eine Donate Funktion wäre auch nice. Also ich würd gerne per paypal was donaten! So was steckt viel Arbeit drinn und ist nicht selbstverständlich, aber ich würde es sehr schätzen. Genau das gleiche beim CPU Platform übergreifend.

 

[Veii]

@Veii

sagmal könnte man nicht mal einen richtigen "guide" in deutsch / engl. schreiben wie man beim ram oc ab 8000mhz so grob vorgeht - so etwas gibt es meines wissens noch garnicht ? (wo auch wirklich step 4 step ins detail gegangen wird wieso und wann man etwas macht). mir ist bewusst das jeder pc und jeder ram anders sind aber overall ist das grobe vorgehen doch immer gleich. (und es gibt ja start werte die eigentlich sagen wir zu 80% immer funktionieren)

ich kann mir vorstellen das sowas extrem gut ankommt ? und viele doppelfragen beantwortet.

Moin,
Ein Zusammengefasstes Guide macht schon recht viel Sinn.

Das Problem ist, auch auf deutsch wird es nicht einfacher oder anders als die schon geteilte Arbeitsart bzw verfassten Debug-Schritte.

Die Regeln sind dynamisch und kein Wert gehe alleine.
Vieles davon kommt aus reinem Trial and Error, bzw Datacollection/Datensammlung.

Um ein Guide zu erstellen mit einer Logik dahinter,
Braucht es keine Erfahrungs-Daten sondern reine Mathematische Logik.
Diese Fehlt soweit bei vielen der Punkte.

Um RTTs, ODTs sowie Delta/Verlustwerte auszurechnen ~ braucht es Zugriff auf bestimmte Optionen sowie weitaus mehr Information und Daten.
Sachen welche mir Fehlen, um diese als konkretes korrektes/vollständiges "Guide" verfassen zu können.

Wenn, dann wäre es außerdem 50 Seiten lang 🤭
Bevor ich mich solchem Projekt unterziehe, sollte ich lieber mein TM5 Error-Sheet neu gestallten bzw fertigstellen. Worin selbstverständlich auch der Karhu Dev weiterhin Interesse hätte.

TVB / VF Curve / MemTimings / Board ODT / MEM RTT
DIMM Design / IC Design / Voltage Calculation / Thermal Discharge Research|ns-time
Training Options explained / Bios Option Explained
PMIC explained / SPD-HUB explained
Differential Links explained / Noise prevention algorithms explained
DFE / Slopes calculation / DQ Skewing / DQS Skewing
Capacity Factors & Variables / IC Vendor design changes between each Variables
AMD Boardesign + subtle changes / Intel Boarddesign + subtle changes

Womöglich sind wir hier nahezu 100 Seiten schon.
Eine PhD/Doktorarbeit wäre kleiner und weniger Aufwand.

Dazu kommt dass man solch ein Guide/Buch welches MemOC umfasst, als fertigr Arbeit verkauft.
Viele Leute in der Industrie die Arbeit entnimmt.
Die XOC competition ruiniert.

Es viele Nachteile, aber der größte für mich wäre
Investierte Jahre/Freies Guide.
Ich kann solch etwas nicht machen

Definitiv nicht jetzt und absolut fehlt es mir an Daten.
Zwar gehört all das zu MemOC Knowledge, jedoch braucht eine Doktorarbeit faktuelle und wiederholbare universale Daten.
Mir fehlt es an Information, Hardware & Mathematischen Rechenwege um faktualle Daten zu produzieren.

Bei einem Guide/Research Paper, gibt es kein "but it depends"
Ich mag es nicht halbherzig an Sachen heranzugehen.

Es hat schon seine Gründe weswegen es kein fertiges Guide von mir gibt.
Ich erkenne die benötigten Resourcen, den damage anderer aktiven forscher, die business Nachteile für mich, und meine aktuelle "Knowledge" Position

Ich bin zu dämlich im aktuellen Stand um das oben-Verfasste faktual-genau beschreiben zu können.
Abseits davon, dass es ~3 Wochen brauchen wird um solch ein Buch zu verfassen bzw alle Sources sich herauszusuchen.
Vieles der Daten gehören nicht Veii.
Intel, Micron, AMD, SK Hynix, Futuresystems, KR/TW/JP engineers/researchers (many), Keysight usw und so fort~

Ich hoffe du verstehst~

 

[Veii]

Das ist immer noch nicht richtig. Sind wieder 30GB, nur diesmal alle Threads @AndreasP1981. Einfach ohne irgendwelche ausgedachte Configs laufen lassen.

Ein Biespiel-Bitrate für H24M ist nun bei chibi zu sehen.

Jap,
30GB only.

Ich kämpfe weiterhin dagegen.
1.00 ist zuu wenig.
1.22 anstelle 1.32 eventuell ~ für 7800MT/s.
1.3+ , bzw 1.42-1.43 für 8400MT/s.

Cache und e-cores beinflusst es
Aber auch sehr Ring.
Man muss ein "Godlike" sample haben unter 1.4 VID haben , um nicht im ICCMAX limit zu landen oder Package-Thhrottlen.

Ring so oder so landet im ICCMAX. Aber dagegen kann man ohne Biosmods nichts machen.
Kein Zugriff auf Ring V/F.
Hängt ja ebenso mit CoreVID & UncoreVID zusammen.

Kompliziert~
50% loss für 25% mehr Kapazität
Ich weiß nicht.
So funktioniert das RAM layout nicht.
Wären wir hier bei 64GB dual sided, eventuel.
Aber ich denke auch hier wäre der Overhead nur 30%
Zb 1.22 anstelle 1.5 * 10^10.
1.4 zu 1.5 ist eine große Änderung.
1.0 vs 1.3 ist eine enorme Änderung.
1.0 vs 1.5 wäre "astronomisch groß"

Das sind 16 e-cores weniger jeweils ~0.13 pro pack als 4.
Oder 3-4 P-cores weniger. Etwa 0.11/12? pro P-Core.
// Ist alles eher eine Cache sache.
Unbeschreiblich groß der Unterschied zwischen 9.99 10^9 vs 1.5 10^10.

 

[Veii]

Mein SA kann ich nicht höher, da SA bug wahrscheinlich. Deswegen bleibt mal bei 1.2.

Verstehs nicht so, sry. 🤣

SA zwischen 1.22-1.14v wäre ok. Musst nur herausfinden was dein Chip am niedrigsten rennen kann.
Kannst du mir bitte genau, sepperiert schreiben was du nicht verstehst ?

Können gerne auch 10 Fragen sein.
Sei bitte genau, sonnst kann ich mir nicht erklären was du wo missverstehst~

 

[robonz]

Jap,
30GB only.

Ich kämpfe weiterhin dagegen.
1.00 ist zuu wenig.
1.22 anstelle 1.32 eventuell ~ für 7800MT/s.
1.3+ , bzw 1.42-1.43 für 8400MT/s.

Cache und e-cores beinflusst es
Aber auch sehr Ring.
Man muss ein "Godlike" sample haben unter 1.4 VID haben , um nicht im ICCMAX limit zu landen oder Package-Thhrottlen.

Ring so oder so landet im ICCMAX. Aber dagegen kann man ohne Biosmods nichts machen.

Was ist der Sinn dahinter? Wenn er sich im ICCMAX bewegt wäre das in beiden Situationen der Fall - egal ob 30GB oder 44GB geladen werden. Und doch sagst du, dass sein Bitrate aktuell passt? Wenn diese Aussage deiner Meinung nach richtig ist, sollte in dem Fall, dass demnächst zB 44-45GB getestet werden, sein Bitrate auch wieder passen. Oder?

 

[y668]

Test in 30mV steps, make a cold-boot (psu off) between VDDQ_CPU to VDDQ_MEM changes.
15mV steps for fine granular, 30mV steps for raw.
! It will not boot if value is off by 15mV. It will not be stable if value's are off by 5mV !
// unless board keeps adjusting~
// Clock near irrelevant. For 8000MT/s stable system, sample at 7800. For 7600MT/s stable system, sample at 7200.

So I sampled with 7200 C34 on 48GBx2 greens (CUSO 240ES MGBD rebadged SK Hynix Greens) with 2H stressapptest, no VST and TM5 yet. Now with Iceman heat sinks with <60C peaks on SPD.

SA 1.16 was a really good number even for a pair of 24Gx2 MGBD 301A greens at rudimentary tests around 8200 C36 with a wide VDDQ delta regardless of DIMMs. Do I keep 1.16 SA even when I’ve scaled back to 7200MT/s (96GB)?

VDD2 1.22
SA 1.16
CPU_VDDQ 1.165
Mem_VDDQ 1.335 (range 1.32-1.39)
Mem_VDD 1.425

Currently trying out eventual DRAM voltages on the 7200MT/s sampling profile.

 

[xST4R]

@Veii

ich versteh was du meinst.

wie findet man die "beste" sa & tx für ein System raus ?

 

[Veii]

Currently trying out eventual DRAM voltages on the 7200MT/s sampling profile.

is this a bug or why is one subchannel disabled ?

DIMM 00
Front/Back
A, B / X, X
DIMM 01
Front/Back
X, B / X, X
are running.

Are you sanity checking something ?

Was ist der Sinn dahinter? Wenn er sich im ICCMAX bewegt wäre das in beiden Situationen der Fall - egal ob 30GB oder 44GB geladen werden. Und doch sagst du, dass sein Bitrate aktuell passt? Wenn diese Aussage deiner Meinung nach richtig ist, sollte in dem Fall, dass demnächst zB 44-45GB getestet werden, sein Bitrate auch wieder passen. Oder?

Das wäre nur der Fall, wenn tibcsi immer mit 30GB configs getestet hatte.
Der erste Teil eher nicht.
Lastart in % ≠ gleiche (A) Last.

Compute Cache/Memorygröße, wäre eine Variable, aber auch hier
"Wie viel ist benutzbar" ~ (A) Last.
Ich denke nicht dass die Last identisch wäre.

Ring sowie FCLK (Intel hat beides) sind Loadblanced
Wenn nicht mehr gebraucht wird, wird nicht höher geboostet.
Intern gibt es noch ein Paar clock's. Weniger mem last, schwächere (A) vom VDDQ link ~ wobei halb irrelevant da es bei 15A capt.
Ring jedoch nicht. Ringlast ist höher oder niedriger zwischen Kernlast und zwischen MT/s.

wie findet man die "beste" sa & tx für ein System raus ?

Die "beste" wäre womöglich diese welche auf deinem Clock läuft und die größte IVR VDDQ_CPU delta erlaubt
Danach um 5mV skalieren. Später um 1mV skalieren.

Mehr SA, niedrigere Delta.
Mehr SA, höhere erlaubte VDD2 (schwächeres ODT)
Niedrigere SA, stärkeres ODT, stärkerer Effekt aller Spannungen. Jedoch anfälliger für low quality Traces, da stärkere amplification.

CPUs intern soweit mögen starke ODTs.
Boards hassen starke ODT.
High-Layer PCBs kümmert es weniger, und manche kits wie G.Skill möchten einfach mehr (A).
Wie du an diese "mehr (A)" kommst, ist eine Variable wie sauber deine Stromzufuhr ist.

 

[y668]

Readout bug

 

[amd_man_bavarian]

Moin.
Macht es eigentlich noch einen unterschied bei den Latenzen ob man W10 oder W11 nutzt ? Wenn nicht würde ich zu W11 wechseln

 

[robonz]

Das wäre nur der Fall, wenn tibcsi immer mit 30GB configs getestet hatte.
Der erste Teil eher nicht.
Lastart in % ≠ gleiche (A) Last

Ja natürlich hat er immer nur 30GB getestet, deswegen sage ich, dass seine Werte andere Leute nur irritieren. Ich hab auf Luxx kein einziges Screenshot von ihm gesehen wo VST/VT3 bei 8400/8533/8600 mit voll geladenem RAM laufen. Wenn es so was gibt, soll er das verlinken, dann my bad! Immer wenn ich nach so einem kurzen Test frage, verschwindet er und kommt mit seinen 30GB zurück, genau wie jetzt auch, also bitte…

[ATTACH type="full"
Ich denke nicht dass die Last identisch wäre.
Ring sowie FCLK (Intel hat beides) sind Loadblanced
Wenn nicht mehr gebraucht wird, wird nicht höher geboostet.
…

Huh? Also, doch nicht identisch, aber sein Bitrate sollte identisch sein? Oder meinst die Last für die CPU-Berechnung ist so viel anders, dass man sich in dem einen Fall plötzlich im ICCMAX befindet, bzw. man war magisch an der Grenze? Die beiden Aussagen schließen sich gegenseitig aus. Sorry, man redet jetzt einfach viel zu viel um den heißen Brei herum. Verstehe auch gar nicht was du verteidigen willst? Die Theorien die du entwickelst, basieren ganz genau auf tibcsi’s Konfiguration/Werten - dazu hab ich genug gesagt. Da bin ich raus.