Den Punkt verstehe ich nicht. Beim Ryzen ist ein Basisanteil der IO in der CPU und man kann über den Chipsatz ergänzen. Beim Epyc ist alles auf der CPU. Vom Verbrauch sehe ich da aber keinen Vor- oder Nachteil. Jedenfalls nicht, ohne dass ich auch funktional deutliche Verluste habe.
Der Ryzen und der TR/Epyc verwenden die selben Chiplets. Was sich unterscheidet ist die Anzahl dieser -> Epyc = 2-8. Ryzen = 1-2. Und der IO Die. Dieser ist aufgrund der notwendigen Links beim TR/Epyc natürlich viel größer/breiter. Es sind exakt 4x so viele. Technisch wird das, weil AMD soweit mir bekannt eh das Layout aus der Maschine rauspurzeln lässt, einfach nur Faktor 4 sein. Oder 1/4tel des Epyc IO Dies.
Das Ding ist, der Epyc hat egal in welcher Form den vollen IO Die. Aber je nach Ausbaustufe des Prozessors sind Teile davon abgeschlaten/todgelegt.
We delve into why some AMD EPYC 7002 CPUs have half the memory bandwidth of others as 4-channel optimized SKUs and why that is fine for their target market
www.servethehome.com
Es gibt 4CH SKUs, wie dein 7282, bei dem der halbe IO Die nicht beschalten ist. Vllt sogar mehr - dafür fehlt mir ein Überblick und die Zeit, das auseinander zu nehmen.
Mit deinem Modell hast du sozusagen schon eher den Bestcase, was mit Epyc geht. Den 16C gibts auch mit 128MB Cache - das sind dann doppelt so viele aktive Chiplets, doppelt so viele Links im IO Die, dafür volle Bandbreite aber auch höherer Verbrauch
Was den Ryzen Vergleich angeht, ich weiß ehrlich gesagt nicht, wohin die ganze Energie bei Verwendung der Chipsätze "verschwindet" - die Ryzen sind praktisch in der Lage auch ohne externen Chipsatz zu funktionieren. Mit dem A300/A420/A520. Dann stimmt auch der Verbrauch. Oder sagen wir es anders, dann ist der Verbrauch auch echt wirklich niedrig. Warum und wieso das aber bei den Chipsätzen nicht der Fall ist, kann ich nicht sagen. X570 Boards sind dabei sogar recht eklig. Die anderen 300/400er Boards gehen. B550 geht auch. Der X570 ist ein in IO Die im anderen Prozess - vllt liegts daran? Kein Plan...
Ja irgendwie logisch. Wenn die IO von der CPU auf den Chipsatz verschoben wird, dann hat die CPU erstmal eine bessere Leistungsbilanz als vorher. Auch wenig überraschend, wenn dann der Chipsatz auf dem Board dazu kommt verschlechtert sich die Leistungsbilanz wieder. Jetzt ist ja die Frage, wie es in der Summe aussieht. Vielleicht kann ja mal jemand mit Ryzen 3950X obige Messung zum Vergleich machen. Ich habe überhaupt kein Gefühl dafür, wo ein 16 Kern Ryzen im Idle liegt.
Den Reviews zur Folge ist das egal. Das ist alles irgendwie praktisch fast identisch im idle. Es sind dabei idR aber auch immer alle IO Ports aktiv - bis auf die IF Links für den zweiten Compute Chip. Das SI ist immer voll beschalten, der PCIe Link ist voll da usw. Man gewinnt bei sowas gern ein paar Punkte, wenn die Links nicht beschalten sind bzw. die Interfaces nicht genutzt werden. Es bringt dir bspw. ein paar Prozent Effizienz, wenn du anstatt vier Memory Channel nur zwei nutzt, dafür Module mit doppelter Größe - und da unterscheiden sich die SKUs untereinander in der Form quasi gar nicht, außer halt beim zweiten Compute Die.
Anders als beim Epyc - wo die Compute Dies skaliert werden und der IO Die unterschiedliche Beschaltungen aufweist.
Es gibt btw. für den Verbrauch unter Belastungen bei Anandtech soweit ich das im Kopf habe nen Skalierungstest - sprich wie hoch ist der Anteil der Corepower vs. des Rests im Prozessor bei steigender Belastung. Also ab wie vielen Kernen Last sinkt die Leistungsaufnahme pro Core (von denen die Last führen) ggü. der zunehmenden Leistungsaufnahme des Rests.
