D
drival0605
Guest
1,05 V. Ich habe noch keine Spannungen geändert.
Soll ich es ab 1.1 V stellen bevor ich den y-Cruncher-Run starte?
[Sammelthread] Ryzen DDR5 RAM OC Thread
- Ersteller Reous
- Erstellt am
Soll ich es ab 1.1 V stellen bevor ich den y-Cruncher-Run starte?
Noch nicht
Ich erhoffe mir einen Fehler irgendwo
Um das schlechte ergebniss erklären zu können
Ansonsten liegt es nur an unseren Timings oder es Shadow-Throttled dank zuu niedriger Spannung (nerviger)
Ich hoffe es crasht, ganz ehrlich
D
drival0605
Guest
Ah als sanity-check
Kannst du mir bitte alle MemTweakIT seiten Screenshotten und hochladen
Ich möchte sehen ob sich irgendwas zwischen dem alten und den aktuellen AGESA geändert hat
Den die timings verhalten sich leicht anders. Bzw die CPU ebenso.
Nevermind, ich habe es verstanden.
Zuletzt bearbeitet:
Ja
1 dann enter, 7 enter, 0 enter
Weiterhin kein FGR ~ sind allbank refreshes. Schade
Vergleich
Soweit "ok"
CKE sind komplett aus. Schade AMD. CKE ist sehr wichtig.
XP, CPDED, sind richtig ~ die Foundation für powerdown bzw clockhalting wäre da. Bravo
tXSDLL ist etwas komisch und doppelt
DDLK = XSDLL
Hat ab 6400MT/s auf 2048 zu sein. Generell ab 6000MT/s.
Haben sie wohl vergessen aber wäre semi-wichtig wenn CKE erzwungen aus ist.
XSR liegt doppelter 488nCK delay an, anstelle 480 ~ komisch, aber ok
Ohne FGR womöglich verständlich.
Ja im Grundegenommen sieht es ok aus.
RX BL Delay 2, TX delay auf 3 ~ nitro settings. Auch "ok"
TX könnte eventuell auf 2 runter aber soweit unwichtig.
3 mit taps auf 3 sollte passen für TX.
Aber der misst stört mich ~ von AMDs Seite aus
tBURST erzwungen als 3 anstelle 4...
AutorefreshDisable ist aus, sprich es kann self-refresh, aber dann schafft man es nicht FGR bzw PerBankRefresh einzuschalten und hält CKE auf Aus
Was für ein Autorefresh soll den stattfinden wenn CKE aus ist
Ja ne für RAS & RC aber dennoch.Wenigstens ist WPRE auf 2 bei dem clock. Das ist gut.
Also tRDWR minimum wäre 2+8+1+2 (13) bzw 14 für dich.
Man kann später testen wie tief tRDWR bei dir booted. 13 wäre der Controller Limit
Wenn ein timing zuu hoch ist, wird tRDWR errorn. Gibt aber sehr viel Bandwidth zurück.
So kann man dann die korrektheit von SD/DD testen. Sie müssen exakt sein, den zu hoch und wir haben error's.
Beitrag automatisch zusammengeführt:
Bed time
16h LUXX support, 18h wach
Bis morgen~
Zuletzt bearbeitet:
D
drival0605
Guest
Ich muss Dich leider enttäuschen.Ich hoffe es crasht, ganz ehrlich
y-Cruncher lief ~2 Stunden ohne Crash durch (7 Loops). Die CPU scheint es also nicht zu sein. Sie ist auch ohnehin nicht übertaktet. Auch Curve Optimizer läuft nicht, alles stock.
Anhänge
D
drival0605
Guest
Ich habe gerade einmal überprüft, was das tiefste ist, was ich booten kann:
Das Controller-Limit bootet also bei mir.
Ich habe in der Zwischenzeit auch einmal geschaut, ob tRRDL auf 10/11 & tWTRL auf 20/22 und demzufolge tRDRDSCL auf 3/4 und tWRWRSCL auf 13/15 bei mir booten.
Ergebnis: Das funktioniert nicht. Mit 12, 24, 5 und 17 bin ich hier schon am Minimum angelangt.
G
Gelöschtes Mitglied 102156
Guest
Nachricht gelöscht
Diese sind für HynixMIst das noch aktuell @Veii ?
Der zitierte Post ist von 12/2022
War aber das Erste, was ich über Google fand.
Bzw generell 16gb dimms.
RTT_NOMs scheinen für alle Hynix zu passen, ebenso Hynix Rev2 (24GB)
Jedenfalls single sided
Zuletzt bearbeitet:
Einen wunderschönen guten Abend,
seit meinem letzten Post ist einiges passiert, zunächst gutes, danach schlechtes jetzt wieder stabile Werte.
Aktuell habe ich folgende Werte (XMP aktiviert, Timings und Spannung manuell) =
:
Jetzt meine Fragen:
1. Mein Ziel ist es, die Latency unter 60 ns (Gaming Stable) zu bekommen und oder auf 6600 MHz 1:1 zu pushen.
(Aktuell orientiere ich mich an @drival0605 und @Veii (danke für eure ganzen Post!) hab allerdings etwas bedenken, dass eine 1 zu 1 Kopie in die Hose geht.)
2. Kann man irgendwie seine Timings im Bios komplett speichern, damit man nicht jedes mal nach einen CMOS Clear von vorn beginnen muss?
3. Und eine Frage rein aus Interesse, würde ein DDR5 6400 EXPO Kit ohne rumfummeln bessere Ergebnisse erzielen, als ich sie aktuell habe?
Vielen Dank im Voraus!!
seit meinem letzten Post ist einiges passiert, zunächst gutes, danach schlechtes jetzt wieder stabile Werte.
Aktuell habe ich folgende Werte (XMP aktiviert, Timings und Spannung manuell) =
Jetzt meine Fragen:
1. Mein Ziel ist es, die Latency unter 60 ns (Gaming Stable) zu bekommen und oder auf 6600 MHz 1:1 zu pushen.
(Aktuell orientiere ich mich an @drival0605 und @Veii (danke für eure ganzen Post!) hab allerdings etwas bedenken, dass eine 1 zu 1 Kopie in die Hose geht.
)2. Kann man irgendwie seine Timings im Bios komplett speichern, damit man nicht jedes mal nach einen CMOS Clear von vorn beginnen muss?
3. Und eine Frage rein aus Interesse, würde ein DDR5 6400 EXPO Kit ohne rumfummeln bessere Ergebnisse erzielen, als ich sie aktuell habe?
Vielen Dank im Voraus!!
Zuletzt bearbeitet:
Bullseye13
Enthusiast
Bin seit dem letzten mal etwas weiter gekommen. Das Setting hat zumindest 2 Stunden CoD überlebt. Einen längeren Test über Nacht muss ich erst machen.
Habt ihr noch Verbesserungsvorschläge?
Will unter 60ns...
Habt ihr noch Verbesserungsvorschläge?
Will unter 60ns...
Ich habe gerade von einem Youtuber folgende Werte für eine A Die Ram bekommen, bevor ich sie teste, einmal die Frage in die Runde:
1.3 V SOC, 1.6volts dram Voltage and 1.5v vddq voltage, 6400mhz, gdm OFF, CL28 38 38 30 68 48 384 384 320 65535 12 8 8 32 24 6 5 1 1 1 5 1 1 1 8 16
1.3 V SOC, 1.6volts dram Voltage and 1.5v vddq voltage, 6400mhz, gdm OFF, CL28 38 38 30 68 48 384 384 320 65535 12 8 8 32 24 6 5 1 1 1 5 1 1 1 8 16
Ne kannst alles was du im BIOS eingestellt hast als user Profil ablegen. Beim Gigabyte sollte das auf der selben Seite wie Speichern und schließen sein.
Ich danke dir und werde direkt mal nachschauen!
Ich glaube TRFC1 und TRFC2 sind zu niedrig, oder?
Beitrag automatisch zusammengeführt:
Habs getestet, wirft beim Boot-Vorgang einen Fehler...
Ich glaube TRFC1 und TRFC2 sind zu niedrig, oder?
Zuletzt bearbeitet:
RP 30, auf RCD 36
Schade.
RP = RCD
Unklar was die anderen Werte bedeuten.
Ich war damals sehr grün hinter den Ohren, besonders bei RP drop und hohem SCL
aber als weiteres Beispiel:
Bzw Hynix-M
Der 7950X ist weitaus schneller.
WTRS 4 combo und nicht zuu niedriges RAS.
ROW-Miss ist sehr schwer zu tracken. Die 3-4 clock (~12ns) machen kaum was aus.
SD auf single sided dimms weg. Braucht man für Ranks, ob symmetrical (2nd row) oder alternative-layout.
_DD , RDRD_DD 8, WRWR_DD 7 oder 6.
Lass perf tests es entscheiden.
tWRRD 1 auf single-sided, tRDWR 16 , runter bis 14 nachdem man Stabilität mit WTR gefunden hat
Runter bis 14 kann man sich durchtesten. 25cycle 1usmus_v3 als reines minimum. Dauert so lange es nun dauern mag
Freezed der cycle und der timer geht weiter, ist ein thread gecrasht. Sehr unwahrscheinlich aber kann passieren.
Beitrag automatisch zusammengeführt:
Stability tests
Wenn du dann Zeit findest.
Bzw müssen uns noch mit den _SD's spielen.
Womöglich passt RDRD_SD nicht ganz. Warscheinlich zuu hoch.
Du kannst dich mit den rumspielen.
Ob nun WRWR_DD auf 6 oder 7 gehört und es weiterhin die kompletten 25 cycles tm5 überlebt + konsistent ist.
Zuletzt bearbeitet:
Bullseye13
Enthusiast
Was mich jetzt im ernst überrascht, ist dass du quasi 8ns weniger Latenz hast/hattest.
Ich mein ich würd von den Timings her eher auf 2-3ns tippen.
Liegt wohl am Windows oder?
Moin~
Hmmm
Ich bin auf nem leicht gecutteten Daily Win11 OS. [ReviOS v22621.1702 Build)
Mich irgendwie auch.
Ich dachte gestern dass du auf nem höheren WTRS Wert bist, aber anscheinend nicht.
Es bleibt dann nur noch CO oder FCLK package-throttle..
Wenn du das OS bootest
Auf wie viele Prozesse wärst du ?
Bei mir sind das 78 mit (Steam, Spotify, Riva, Afterburner und das Screenshot Programm ShareX)
So um die 50-55 sollten es im Idle zustand sein.
Es könnte allerdings auch das neue AIDA sein
Kannst du bitte versuchen zu downgraden ?
Ich bekaam reports hinnein dass das update vor 3 Wochen sehr schlecht abschneidet und sich merkwürdig benimmt.
Ebenfalls auf Intel, wobei sie es schon hätten losen sollen. Es war etwas her.
Das processes Thema sollte allerdings eine Indikation sein wie sauber dein OS ist
Beitrag automatisch zusammengeführt:
EDIT:
Zb bei L3 möchtest du dich mindestens unter 9.4ns bewegen.
Für den 7950X wären das eher 9.2-9ns.
Der 7950X wenn angepasst, schafft es den X3D (den "ok" ~20% schnelleren X3D) zu übertreffen.
Aber FCLK ist sehr wichtig für die non X3D Dual CCD's. Weniger auf dem X3D wo es an core speed fehlt (L3 zu langsam).
Könnten wir etwas verbessern~
Wenn du magst, sollte ich bis Donnerstag/Freitag ein weiteres Beispiel für den 7950X finden mit deiner Aida version
Bzw einem aktuellen SiSoftSandra core2core report.
So könnte man herausfinden wo es den noch fehlt.
Intercore Latenz einfach zu langsam, CO Probleme oder einfach nur das OS
7-8ns sind mir aber doch etwas zuu viel , als dass das ein OS thema wäre.
Meines wird soweit seit nem Jahr? sauber gehalten haha, aber es ist nichts spezielles um ehrlich zu sein.
Es ist kein BenchOS zb. Einfach nur mein normaler upkeep.
Viel platz wäre ebenfalls nicht da fürs caching.
Auf nem dezenten Win10, sollte es leicht schneller sein, aber mich stört Win11 nicht.
Solange es nicht stock ist.
Mit nem custom powerplan gehen womöglich .2 - .3ns weg
Und ich bin kein Fan von Chipset drivers bzw Radeon/Geforce Tracking services ~ nur soo viel kann es dann auch nicht sein
Zuletzt bearbeitet:
G
Gelöschtes Mitglied 102156
Guest
Nachricht gelöscht
Ich kann mich erinnern, wir rannten bis SCL 3
Haha, jaa glaube ich dir
Etwas passt nicht.
Kannst du mir bitte ein kompletten report von
PassMark RAMMon - Identify RAM type, speed & memory timings
www.passmark.com
Es könnten Type-V A-dies sein, oder Type-A A-Dies
Generell brauchen 16gb sticks kein tRTP oder tWR push, sollte man probleme mit den 2ndaries haben
Sollte man Probleme damit finden (WTR, RRD) wäre es meistens ein user-design issue. Bis 7800 brauchen RTP/WR kein Push.
SCL 5 sollte absolut kein Problem sein
Für Dual Sided ok, kann ich glauben~Definitiv aber nicht für single-sided.
Schwierig.
EDIT:
SC, SC_L, SD, DD
Sind in dem Dimm. Mathematische Offset-Timings
~ welche den Transition-Timings helfen bzw steuern.
// Sie sollten etwas durch das Layout beeinflusst werden, aber kaum eine DIMM-PCB Sache sein.
tRDWR/WRRD, WTR, RRD sind Transition-Timings
~ welche den Primaries helfen bzw steuern.
// Diese können durch das PCB beinflusst werden. Jedoch erwarte ich bessere qualität als SK-Hynix Green bzw HsienJinn OEM-Black PCBs.
RCD wäre ein IC binning Thema und CAS/RAS wiederum ein PCB + IC Thema.
Beitrag automatisch zusammengeführt:
Ab 50 cycles kann 1usmus_v3 config dank bufferoverflow failen
Ein Problem von der Config, aber dennoch wertvoll für die Error-Suche bis zu dem 50. Cycle
25 sind gerade so optimal~
Zuletzt bearbeitet:
G
Gelöschtes Mitglied 102156
Guest
Nachricht gelöscht
Hmmm
Das sind lower tier Type-V ?
Type-V ist eigentlich JEDEC DDR5-5600 rated mit
Type-A wären
DDR5-5600
Rated
Hynix-M wäre
DDR5-4800
Mit den selben langsameren RC.
Ja ne, eigentlich müssten das HynixM sein.
Oder ein noch niedrigeres Tier von Hynix-A
Naja Hynix-A SKU hat nichts auf JEDEC 4800 verloren
Normalerweise
Gibt es noch ein hash von den ICs, um zu sehen ob diese für OEM oder Global Market waren
Bzw neugebinnt wurden. In dem visuellen Report.
Man kann damit den Batch erkennen.
Aber das hier sieht mir stark nach Hynix-M aus. War es glaub ich auch. Vergessen
Nun ja, Hynix-M kann sowas ebenso Hynix-M könnte sogar etwas runter an den 2ndaries, verglichen mit Hynix-A
Hynix A (V) braucht dann ~RRDL 10.
Und HynixM (24gb) braucht dann ~ RRDL 12 dank der IC-dichte.
Alle haben 7800 zu erreichen ohne eine besondere änderung
Hynix-A (V) sollte bei 8000 minimal Probleme bekommen (lower tier batch)
Hynix-A (A) hat +8400MT/s auszuhalten. So gegen 8200-8400 brauchen die dann einen Bump in RRDL und WTRL.
Alle können WTRL 20-24 rennen bzw WTRS 4 / RRDS 8.
TL;DR
Du hast Hynix-M , bzw eine abart davon.
RRDL 8, WTRL 16 hat bis 7800MT/s zu rennen.
Ansonsten hat RRDL 10, WTRL 20 zu rennen.
Nur bei RRDL 10 bist du auf RDRDSCL 3 🤭
Es hat zu funktionieren~
Es könnte Probleme machen wenn Nitro irgendein delay zwischen TX oder RX dazugibt.
Dann wären die Offset-Timings zuu langsam. Fraglich jedoch
Das sind lower tier Type-V ?
Type-V ist eigentlich JEDEC DDR5-5600 rated mit
| Minimum Active to Precharge Time, tRAS (ns) | 32.000 |
| Minimum Row Active to Row Active Delay, tRRD (ns) | 0.000 |
| Minimum Auto-Refresh to Active/Auto-Refresh Time, tRC (ns) | 48.666 |
Type-A wären
DDR5-5600
| Minimum Active to Precharge Time, tRAS (ns) | 32.000 |
| Minimum Row Active to Row Active Delay, tRRD (ns) | 0.000 |
| Minimum Auto-Refresh to Active/Auto-Refresh Time, tRC (ns) | 48.000 |
Hynix-M wäre
DDR5-4800
Mit den selben langsameren RC.
Ja ne, eigentlich müssten das HynixM sein.
Oder ein noch niedrigeres Tier von Hynix-A
Naja Hynix-A SKU hat nichts auf JEDEC 4800 verloren
Normalerweise
Gibt es noch ein hash von den ICs, um zu sehen ob diese für OEM oder Global Market waren
Bzw neugebinnt wurden. In dem visuellen Report.
Man kann damit den Batch erkennen.
Aber das hier sieht mir stark nach Hynix-M aus. War es glaub ich auch. Vergessen
Nun ja, Hynix-M kann sowas ebenso
Hynix-M könnte sogar etwas runter an den 2ndaries, verglichen mit Hynix-AHynix A (V) braucht dann ~RRDL 10.
Und HynixM (24gb) braucht dann ~ RRDL 12 dank der IC-dichte.
Alle haben 7800 zu erreichen ohne eine besondere änderung
Hynix-A (V) sollte bei 8000 minimal Probleme bekommen (lower tier batch)
Hynix-A (A) hat +8400MT/s auszuhalten. So gegen 8200-8400 brauchen die dann einen Bump in RRDL und WTRL.
Alle können WTRL 20-24 rennen bzw WTRS 4 / RRDS 8.
TL;DR
Du hast Hynix-M , bzw eine abart davon.
RRDL 8, WTRL 16 hat bis 7800MT/s zu rennen.
Ansonsten hat RRDL 10, WTRL 20 zu rennen.
Nur bei RRDL 10 bist du auf RDRDSCL 3 🤭
Es hat zu funktionieren~
Es könnte Probleme machen wenn Nitro irgendein delay zwischen TX oder RX dazugibt.
Dann wären die Offset-Timings zuu langsam. Fraglich jedoch
Zuletzt bearbeitet:
G
Gelöschtes Mitglied 102156
Guest
Nachricht gelöscht
Eine positive Abart von Hynix-M
hat:
6000 C30-36-36-36-84-128 , RRDL 16, WTRL 32
auf 1.3 VDD/Q zu rennen. Gute sogar 1.25v VDD/Q nur
Bzw
C28-36-36-36-84-108, RRDL 10, WTRL 20
auf 1.38 VDD/Q zu rennen. Top bins nahe 1.35v (+/- 10mV)
Absolut sehr weit von Hynix-A (V) entfernt
Tut mir leid~~
Hynix-M batch sollte leicht effizienter sein für RCD 36 und den 2ndaries.
Du kannst es gegentesten wenn du möchtest.
Aber das hier sieht mir stark nach einer Abart von M, und definitiv kein Hynix-A , aus.
Hynix-A hat nichts auf JEDEC 4800 verloren. Selbst der low tier V-Batch
Beitrag automatisch zusammengeführt:
Hynix M
~ 147ns (~150ns)
Richtek 0100 0010, 42h , 1180mV bzw 1540mV in OC mode
Hynix M
~ absichtlich langsamer (~157ns)
1.3v VDD/Q
Wenn dann müsste das ein lower ~ Low-Tier (V) sein
Aber 120ns auf Hynix M geht durch mit FGR.
Auf AMD wären das ~150ns im non AllBanks mode.
Entweder ist das ein sehr low-tier Type-V oder ein besserer Hynix-M
Kannst du gegentesten ob du die low-voltage Anforderungen für HynixM erreichst.
Bloß hat Hynix A , nichts auf JEDEC 4800 verloren
Beitrag automatisch zusammengeführt:
Was mir sonnst noch einfällt, wäre dass G.Skill sie komplett rebranded hat, da es sicherlich keine OEM ICs sind.
Nur deren eigenes Rating niedriger zu stellen, damit mehr poop V-Dies passen ~ ist eine sehr ... abenteuerliche Vorstellung.
Hynix-A hat nichts auf JEDEC 4800 zu suchen
.Entweder sind das ein neuer besserer Hynix-M Batch
Oder es sind die lowest tier, Type-V. Welche, die nicht mal HynixA minimum specs-aushalten & es wurde für Profit niedriger gebinnt.
EDIT:
Das letzte könnte ich mir sogar vorstellen, als gegenmaßnahme zwischen den vielen Leuten welche derren 6400 Kits zurückschicken.
Business ist business immerhin. Aber ich erwarte mehr von G.Skill. Ich hege einen besseren ruf zu manchen der Mitarbeiter. (Sie würden sowas nicht machen)
Sowas ist als Firma echt nicht nötig ~ wäre aber technisch möglich. Und Daten sind faktual.
Hynix A (V) hat man auf JEDEC 5600 zu binnen. Selbst wenn RC langsamer wäre.
Und ich weiß das Hynix-A (V) auf JEDEC 5600 gebinnt wird. Schade~
Wenn man kein Low-Voltage bin 30-36 hinbekommt, sind das einfach lowest of the barrel, Type-V ICs.
So würde G.Skill deren Genauigkeit folgen dass es doch noch Hynix-A sind (not fraud), aber man hat auf JEDEC-5600 zu binnen oder visuell zu markieren dass diese schlechter als Type-V sind . . .
Es ist keine unabsichtliche Handlung. JEDEC-4800 auf dem IC tester wählt man bewusst aus. Im SPD Dump ebenso.
Zuletzt bearbeitet:
G
Gelöschtes Mitglied 102156
Guest
Nachricht gelöscht
Zuletzt bearbeitet von einem Moderator:
Hier bitte
Original Type-A, A-Die
~ damit man nicht leere Blames in der Luft setzt.
* mit einem Fehler, dass es JEDEC-5600 slow RC Type-V's gibt. JEDEC-4800 ist ausschließlich für Hynix-M
Die Type-V Reports müsste ich noch finden.
Dauert etwas sich zwischen alten 5500 posts zu wühlen.
// Schade dass "V" diesmal für lowest-tier batch steht 🤭
SD, DD kann auf Auto
SCL kann auf Auto.
Dann das selbe mit 1.3v für 30-36
Original Type-A, A-Die
~ damit man nicht leere Blames in der Luft setzt.
* mit einem Fehler, dass es JEDEC-5600 slow RC Type-V's gibt. JEDEC-4800 ist ausschließlich für Hynix-M
Die Type-V Reports müsste ich noch finden.
Dauert etwas sich zwischen alten 5500 posts zu wühlen.
// Schade dass "V" diesmal für lowest-tier batch steht 🤭
Beitrag automatisch zusammengeführt:
Das passt so wie es ist
Auf was soll ich RDRDSCL und WRWRSCL abändern?
SD, DD kann auf Auto
SCL kann auf Auto.
Dann das selbe mit 1.3v für 30-36
Zuletzt bearbeitet:
G
Gelöschtes Mitglied 102156
Guest
Nachricht gelöscht
Weak 🤭
Mit diesen ODT/RTTs ebenso ?
In AMD CBS !
Gute HynixM low voltage kits haben das auf 1.25v sogar zu rennen ~ auf nem typischen HJ Black Western-Market PCB.
Ja ne~~
Mit nem RTT/ODT fix gehen so 1.3v durch.
Aus dem Grund empfehle ich auch keine Teamgroup 5600 C46-46 Elite's mehr
Es wurde zu Type-V HynixA geswitched.
Lowest Tier Hynix-A.
Hier aber wäre es etwas ~ ah ich sollte nichts mehr sagen.
Dass auf JEDEC-4800 gebinnt wurde ist leider fakt.
Brauchst dann einfach etwas mehr Spannung für die. So ungefähr +40mV, verglichen mit anderen A-Dies.
Und solltest mehr als 7800MT/s nicht erwarten. Den normale Type-V's sind etwas besser.
1.3v darf ich jedoch erwarten von den Dingern 🤭
Hat eigentlich 1.25v zu sein, aber bei mir waren das soso M-Dies~~
EDIT:
Das Board würde weniger einen Unterschied machen, da die 5v Spannungsversorgung zum PMIC direkt neben den DIMMs ist.
+20mV ok (wenn an den Slots gespart wurde), aber du solltest nicht über 1.35v brauchen. Für jeden Hynix-M.
1.32v wäre ok, jedoch versuche 1.3v zum laufen zu bekommen.
Beitrag automatisch zusammengeführt:
Wenn es nichts bringt,
Auto SCL
Auto SD; DD
RRDL 16, WTRL 32.
Weiterhin RTP 12, WR 48
Wenn auch das nicht läuft
Mein Beileid~~
Aber maximal 1.34-1.35v hat zu laufen
1.3 ja eigentlich auch, damit es nicht peinlich wird.
Naja, ich hoffe du kommst mit 1.32v dann maximal zurecht.
Das kleinere Übel.
7800MT/s cap mit +30mV anstelle andere ~ wäre verkraftbar für den Preis
Hast dann einen kleinen Thermal headroom boost, von 20ns auf RFC 🤭
Hoffentlich waren die Dimms unter 135-140€ mit den ehemaligen Q1-2023 Preisen.
Zuletzt bearbeitet:
Die Werte waren wie folgt eingegeben:RP 30, auf RCD 36
Schade.
RP = RCD
Unklar was die anderen Werte bedeuten.
Ich war damals sehr grün hinter den Ohren, besonders bei RP drop und hohem SCL
aber als weiteres Beispiel:
Anhang anzeigen 943598
Bzw Hynix-M
Anhang anzeigen 943599
Der 7950X ist weitaus schneller.
WTRS 4 combo und nicht zuu niedriges RAS.
ROW-Miss ist sehr schwer zu tracken. Die 3-4 clock (~12ns) machen kaum was aus.
SD auf single sided dimms weg. Braucht man für Ranks, ob symmetrical (2nd row) oder alternative-layout.
_DD , RDRD_DD 8, WRWR_DD 7 oder 6.
Lass perf tests es entscheiden.
tWRRD 1 auf single-sided, tRDWR 16 , runter bis 14 nachdem man Stabilität mit WTR gefunden hat
Runter bis 14 kann man sich durchtesten. 25cycle 1usmus_v3 als reines minimum. Dauert so lange es nun dauern mag
Freezed der cycle und der timer geht weiter, ist ein thread gecrasht. Sehr unwahrscheinlich aber kann passieren.
Beitrag automatisch zusammengeführt:
Stability tests
Wenn du dann Zeit findest.
Bzw müssen uns noch mit den _SD's spielen.
Womöglich passt RDRD_SD nicht ganz. Warscheinlich zuu hoch.
Du kannst dich mit den rumspielen.
Ob nun WRWR_DD auf 6 oder 7 gehört und es weiterhin die kompletten 25 cycles tm5 überlebt + konsistent ist.
Anhänge
Bullseye13
Enthusiast
Ähnliche Themen
