Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
Nein nein, lasse es so wie es dir gefällt
Sieht definitiv gut aus
Ich frage mich ob man es Layout technisch irgendwie anders hinbekommt
Aber würde man es
0 / 1 // 8 / 9
2 / 3 // 10 / 11
4 / 5 // 12 / 13
6 / 7 // 14 / 15
Formatieren
Dann würde das test layout wiederum nicht passen
Nein nein, lasse es so wie es dir gefällt
Sieht definitiv gut aus
Ich frage mich ob man es Layout technisch irgendwie anders hinbekommt
Aber würde man es
0 / 1 // 8 / 9
2 / 3 // 10 / 11
4 / 5 // 12 / 13
6 / 7 // 14 / 15
Formatieren
Dann würde das test layout wiederum nicht passen
Ja ne
Ne idee wie man es besser gestallten kann ohne dass es gespiegelt wird ?
Ich frage mich ob man alle Transition-States , bzw Ring-States visuel hinbekommt
Fraglich wäre, weswegen es solch eine starke delta zwischen Cores und Threads gibt, Innerhalb des selben Kern's
Ob man damit wohl die CO korrektur ausmessen könnte 🤔
SiSandra wäre der eigentlich korrekte Weg
Aber es würde dir layout probleme bereiten 🤔
Ich vertraue nur Bilder. Screenshots mit einer Bestätigung.
TM5 1usmus_v3 ist nicht das einzige was du rennen musst um es "stabil" zu nennen.
Nur das absolute minimum.
Das falsche TM5
Und nicht mit admin-rechte gerannt. Anhang anzeigen 946182
Nur 25gb getestet.
Ich vertraue nur Bilder. Screenshots mit einer Bestätigung.
TM5 1usmus_v3 ist nicht das einzige was du rennen musst um es "stabil" zu nennen.
Nur das absolute minimum.
Der Test von deinem Anhang funktioniert bei mir nicht....kommt eine Meldung mit "Not started" die sich auch nicht mehr wegklicken lässt
Daher habe ich das von der Seite 1 runtergeladen und getestet. Ansonsten habe ich noch 2Std 3D Mark Timesyp Extreme CPU Test im Loot gemacht.
Könntest du mir außerdem sagen, was es mit diesem ASUS Eco 170W Modus auf sich hat? Ich habe es im Bios eingeschaltet, merke da jetzt keinen Unterschied? Maximale Aufnahme Cinebench 90W.
Auch wenn ich zusätzlich PBO Scalar Wert erhöhe, bleibt es gleich.
Immer wenn jemand sagt wackel mal dran muss ich leider genau an diese Werbung aus 1997/98 denken.
Datenschutzhinweis für Youtube
An dieser Stelle möchten wir Ihnen ein Youtube-Video zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Youtube setzt durch das Einbinden und Abspielen Cookies auf ihrem Rechner, mit welchen sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf den Play-Button. Das Video wird anschließend geladen und danach abgespielt.
Du kannst die Config von /bin
Herausnehmen.
In deinem alten TM5 reinpacken.
Cfg.link löschen und es mit Admin rechte starten
Danach kommen mehrere UAC anfragen, ungefähr genau so viele wie deine Kernenanzahl
Und ab dem Zeitpunkt läuft es, oder bei dem nächsten neustart läuft es.
habe die Ram Excel jetzt komplett auf Englisch übersetzt. Ich hoffe das ist in Ordnung. Somit kann man diese auch im Ausland ggf. verwenden.
Habe auch visuell ein paar Kleinigkeiten ausgebessert. gleiche Schriftgrößen, Rahmen Größen etc.
VDD_MISC = Substrate Input Voltage
VDDIO (MC link Voltage (VDD2_CPU)) ~ usually VDD_CPU because main VDD_CPU is hidden for both platforms.
VDDCR_SOC = GMI ?? LDO. This i have wrong for sure. It changed, i lost track.
Vout 1.8v LDO -> PMIC
Vout 1.0v LDO -> SPD<->Board ~ i²c in current state. i³c capable
Beitrag automatisch zusammengeführt:
SA (Intel) , SOC (AMD) ~ Fabric GMI?? , upkeep? voltage
// ProcODT (AMD), Auto change on Intel by voltage height
// ~ Term impedance for Fabric and GMI , for SA/SOC voltage
// Both go hand in hand. (A) topic at the end.
// Suggestion ~ minimum 45-50mV over VDD_MISC (GET_Voltage, beware LLC)
// Higher delta being impossible to define, due to Substrate (leakage) Lottery variable & Impedance Scaling lottery.
// (XOC) Thermal variable especially included.
VDD(2)_CPU (Top VDD_CPU, both) , VDDIO (AMD, maybe Intel if APU supply is not split), MC voltage
~ potentially LDO too, DQ Synchronisation voltage for data-path
// Influenced by procDQ Impedance (AMD), influenced by ODT-Groups (Intel)
// Will change between Board-PCB quality and user set Impedance settings.
// Standalone voltage-link from Substrate -> trough PCB -> DIMM-Slot.
// Matching Voltage is wrong. Connection to VDDQ_CPU exists.
// Suggestion ~ Can't exist. PCB x Sockel x CPU lottery variable.
// Should not be lower than SA/SOC but (A) drive topic.
IVR TX / VDDQ_CPU (Intel) , AMD offset based and pre'trained ~ DQS Voltage path. Main supply value, which is used to build Vref for voltage path (DQS) & Data-path (DQ, CA, CS)
~ Main value x Term Impedance, that controls synchronisation between CPU & MEM.
// Will change between Boards-PCB quality & user set VDDQ_MEM.
// Standalone voltage from MC-Link -> trough PCB -> DIMM-Slot.
// Matching voltage is wrong. Connection to VDDQ_MEM exists.
// Suggestion ~ Can't exist. Impedance Topic. Else ~75-125mV under VDDQ_MEM (SET_Voltage)
cLDO_VDDP (AMD), Auto-calculated on Intel
~ IMC/Memory Controller Voltage. Not the same as MC_Link/VDDIO Voltage.
// Influenced by procODT (side influence). Lower generally is better.
// Unclear how much UCLK affected.
// Suggestion ~ lowest possible. Less noise.
VDD_MISC ~ Substrate Input Voltage. Is used for feeding VDDG_LDO's.
// Standalone voltage. Higher on dual CCD units due to side-effect.
// Suggestion ~ 75mV to 125mV over VDDG ((CCD+IOD)/2). LLC exists hence GET_Voltage should be very least ~70mV.
// Was on </= Zen3 as SOC included; Bare bare minimum of delta to VDDG ~ 42mV on 1CCD, ~60-65mV on dual CCD . (GET_VOLTAGE), has LLC included.