[Sammelthread] Ryzen DDR5 RAM OC Thread

Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Ja ist aber ein ziemliches Gefummel das richtig hinzubekommen ( oder ich weiß noch nicht wie ).
Nein nein, lasse es so wie es dir gefällt :)
Sieht definitiv gut aus

Ich frage mich ob man es Layout technisch irgendwie anders hinbekommt
Aber würde man es
0 / 1 // 8 / 9
2 / 3 // 10 / 11
4 / 5 // 12 / 13
6 / 7 // 14 / 15
Formatieren
Dann würde das test layout wiederum nicht passen :unsure:
 
Nein nein, lasse es so wie es dir gefällt :)
Sieht definitiv gut aus

Ich frage mich ob man es Layout technisch irgendwie anders hinbekommt
Aber würde man es
0 / 1 // 8 / 9
2 / 3 // 10 / 11
4 / 5 // 12 / 13
6 / 7 // 14 / 15
Formatieren
Dann würde das test layout wiederum nicht passen :unsure:
Per Hand kann man es zuweisen, wie man es gerne hätte.
Ist halt viel Arbeit, müsste es aber nur einmal machen ( kommt aber darauf an ).
 
Per Hand kann man es zuweisen, wie man es gerne hätte.
Ist halt viel Arbeit, müsste es aber nur einmal machen ( kommt aber darauf an ).
Ja ne :d
Ne idee wie man es besser gestallten kann ohne dass es gespiegelt wird ?

Ich frage mich ob man alle Transition-States , bzw Ring-States visuel hinbekommt
Fraglich wäre, weswegen es solch eine starke delta zwischen Cores und Threads gibt, Innerhalb des selben Kern's

Ob man damit wohl die CO korrektur ausmessen könnte 🤔

SiSandra wäre der eigentlich korrekte Weg
Aber es würde dir layout probleme bereiten 🤔
 
Zuletzt bearbeitet:
Sandra stürzt mir beim Export ab .
 
Das ist mal ein Test, um sie für jeden Online nutzbar zu machen.
Es sind nur die gelben Zellen freigegeben.
Oder spricht etwas dagegen?
 
Hey Veii,

bin mit deinem vorgeschlagenen settings zufrieden.
Komme wenn ich paar Programme schließe auf 62,5-62,8ns je nachdem. Danke vielmals

Die Kiste läuft auch nun stabil nachdem ich den curve optimizer abgesenkt habe.

Aktuell bin ich am ausprobieren auf wie viel ich die VSOC reduzieren kann. Ich teste gerade 1.2V Soc.

Senkt schön die cpu Temperatur vom 7800x3d.
 
Ergebnis von TestMem5:
1701881819427.png

1701881921638.png
 

Anhänge

  • TestMem5 v0.12 ADV_1usmus25.zip
    28,7 KB · Aufrufe: 59
Dan sag mir bitte welche Test ich laufen lassen soll.
Schaue dir den post nochmal an.

y-cruncher all tests (component stress test)
72-90min minimum, aka 5 loops.
Nachdem TM5 1usmus_v3 keine Fehler ausspuckt.
 
Welchen Post meinst du? Sry bin aktuell nicht ganz auf der Höhe, da ich mit Corona flach liege.

Also TM5 1usmus_v3 --> Y-Cruncher
 
Das falsche TM5
Und nicht mit admin-rechte gerannt.
Anhang anzeigen 946182
Nur 25gb getestet.

Ich vertraue nur Bilder. Screenshots mit einer Bestätigung. :)
TM5 1usmus_v3 ist nicht das einzige was du rennen musst um es "stabil" zu nennen.
Nur das absolute minimum.
Der Test von deinem Anhang funktioniert bei mir nicht....kommt eine Meldung mit "Not started" die sich auch nicht mehr wegklicken lässt

Daher habe ich das von der Seite 1 runtergeladen und getestet. Ansonsten habe ich noch 2Std 3D Mark Timesyp Extreme CPU Test im Loot gemacht.

Könntest du mir außerdem sagen, was es mit diesem ASUS Eco 170W Modus auf sich hat? Ich habe es im Bios eingeschaltet, merke da jetzt keinen Unterschied? Maximale Aufnahme Cinebench 90W.
Auch wenn ich zusätzlich PBO Scalar Wert erhöhe, bleibt es gleich.


ECO MODE.jpg
Screenshot 2023-12-07 125919.png
 
Zuletzt bearbeitet:
Da will man nur eben mal die Lüfter umstecken und schon geht nichts mehr ....
 
Mal an der CPU und RAMS wackeln.
Immer wenn jemand sagt wackel mal dran muss ich leider genau an diese Werbung aus 1997/98 denken.

 
Mein BIOS übernimmt die Settings nicht für Power Down, GearDown und MCR, sobald ich die Timings lade...
 
Jetzt passt erstmal wieder alles.
PowerDown noch an, GDM und MCR aus.
Wer weiß, was das war.
 
Der Test von deinem Anhang funktioniert bei mir nicht....kommt eine Meldung mit "Not started" die sich auch nicht mehr wegklicken lässt
Du kannst die Config von /bin
Herausnehmen.
In deinem alten TM5 reinpacken.
Cfg.link löschen und es mit Admin rechte starten
1701995798567.png

Danach kommen mehrere UAC anfragen, ungefähr genau so viele wie deine Kernenanzahl
Und ab dem Zeitpunkt läuft es, oder bei dem nächsten neustart läuft es.
Könntest du mir außerdem sagen, was es mit diesem ASUS Eco 170W Modus auf sich hat
Kann ich leider nicht.
ASUS exclusive feature. Renne es :)

Den scalar brauchst du nicht.
Max zwischen X4 & X6. Jedoch braucht du nicht.
Beeinflusst deine CO Werte.
Wer weiß, was das war.
PDM aus braucht MCR aus.
Wakeup training~
GDM aus ist ein eigenes Thema.
Beitrag automatisch zusammengeführt:

Also TM5 1usmus_v3 --> Y-Cruncher
Den Anhang.
Tm5 1usmus_v3.
Die gesammten 25 loops.

Anta's test brauchst du nicht.
Dafür hast du Karhu bis 20 000%
Beide testen sehr ähnlich. 1usmus_v3 ist relative anders.
Beitrag automatisch zusammengeführt:

Sry bin aktuell nicht ganz auf der Höhe, da ich mit Corona flach liege.
+1
Gute Besserung :)
Trinke viel (was auch immer, Hauptsache viel davon)

Und schone dich.
Heiße duschen sind erlaubt, danach allerdings ins Bett~~
 
Zuletzt bearbeitet:
1702030606000.png


Test läuft aus deinem Anhang läuft, ist aber wieder der usmus_v3?
Muss ich vor was umstellen?
 
Sollte so passen, läuft bei mir auch gerade.

Unbenannt.jpg
 
habe die Ram Excel jetzt komplett auf Englisch übersetzt. Ich hoffe das ist in Ordnung. Somit kann man diese auch im Ausland ggf. verwenden.
Habe auch visuell ein paar Kleinigkeiten ausgebessert. gleiche Schriftgrößen, Rahmen Größen etc.
 
2,5b_36.392s.jpg

Würde so gerne mal 100k/100k/95k sehen, aber bekomm es leider nicht hin.. :( Da bremsen mich einfach die MHz von der CPU...
 
Was ein durcheinander
ducheinander.png

Nicht fertig, und ob bisher alles richtig ist?
Beitrag automatisch zusammengeführt:

Könnt gerne was einwerfen : )
 
Nenn das exklusive Feature doch beim Namen, Bug!
Huh ?
Der offizielle name wäre FakeECO.
Im Firmware-tree hinterlegt.

Eco 170W cTDP ist der Name für Consumer.

Man könnte anders vorgehen und genauer beschreiben was nun die Änderung ist
Aber die Entscheidung unterliegt nicht mir.

Hat MSI den etwas mehr Information zu der Feature preisgegeben ?
Oder nun nur mit-integriert.
habe die Ram Excel jetzt komplett auf Englisch übersetzt. Ich hoffe das ist in Ordnung.
Was ein durcheinander
Finde ich auch
1702177769803.png

Why copies, why no changelogs.
Both of you
Wolf started to make changelogs
Fill the rest out please.
Beim MSI X670E Carbon kann man auch 170W bei den 3D Modellen einstellen, wird auch wie bei Asus natürlich nicht genutzt.
Kannst du uns erklären was genau abgeändert wird ?
Es ist nicht PPT welches man versucht zu tracken.

Es sind einiges an Änderungen. :)
 
Nicht fertig, und ob bisher alles richtig ist?
Sorry, please redo :)

VDD_MISC = Substrate Input Voltage
VDDIO (MC link Voltage (VDD2_CPU)) ~ usually VDD_CPU because main VDD_CPU is hidden for both platforms.
VDDCR_SOC = GMI ?? LDO. This i have wrong for sure. It changed, i lost track.
opera_aSfxkOR2xU.png
VDD_MEM -> ICs
VDDQ_MEM -> Sensing I/O
VPP_MEM -> Charge Pumping

Vout 1.8v LDO -> PMIC
Vout 1.0v LDO -> SPD<->Board ~ i²c in current state. i³c capable
1702182421940.png

Beitrag automatisch zusammengeführt:

SA (Intel) , SOC (AMD) ~ Fabric GMI?? , upkeep? voltage
// ProcODT (AMD), Auto change on Intel by voltage height
// ~ Term impedance for Fabric and GMI , for SA/SOC voltage
// Both go hand in hand. (A) topic at the end.
// Suggestion ~ minimum 45-50mV over VDD_MISC (GET_Voltage, beware LLC)
// Higher delta being impossible to define, due to Substrate (leakage) Lottery variable & Impedance Scaling lottery.
// (XOC) Thermal variable especially included.

VDD(2)_CPU (Top VDD_CPU, both) , VDDIO (AMD, maybe Intel if APU supply is not split), MC voltage
~ potentially LDO too, DQ Synchronisation voltage for data-path
// Influenced by procDQ Impedance (AMD), influenced by ODT-Groups (Intel)
// Will change between Board-PCB quality and user set Impedance settings.
// Standalone voltage-link from Substrate -> trough PCB -> DIMM-Slot.
// Matching Voltage is wrong. Connection to VDDQ_CPU exists.
// Suggestion ~ Can't exist. PCB x Sockel x CPU lottery variable.
// Should not be lower than SA/SOC but (A) drive topic.

IVR TX / VDDQ_CPU (Intel) , AMD offset based and pre'trained
~ DQS Voltage path. Main supply value, which is used to build Vref for voltage path (DQS) & Data-path (DQ, CA, CS)
~ Main value x Term Impedance, that controls synchronisation between CPU & MEM.
// Will change between Boards-PCB quality & user set VDDQ_MEM.
// Standalone voltage from MC-Link -> trough PCB -> DIMM-Slot.
// Matching voltage is wrong. Connection to VDDQ_MEM exists.
// Suggestion ~ Can't exist. Impedance Topic. Else ~75-125mV under VDDQ_MEM (SET_Voltage)

cLDO_VDDP (AMD), Auto-calculated on Intel
~ IMC/Memory Controller Voltage. Not the same as MC_Link/VDDIO Voltage.
// Influenced by procODT (side influence). Lower generally is better.
// Unclear how much UCLK affected.
// Suggestion ~ lowest possible. Less noise.

VDD_MISC
~ Substrate Input Voltage. Is used for feeding VDDG_LDO's.
// Standalone voltage. Higher on dual CCD units due to side-effect.
// Suggestion ~ 75mV to 125mV over VDDG ((CCD+IOD)/2). LLC exists hence GET_Voltage should be very least ~70mV.
// Was on </= Zen3 as SOC included; Bare bare minimum of delta to VDDG ~ 42mV on 1CCD, ~60-65mV on dual CCD . (GET_VOLTAGE), has LLC included.

Please correct me if i got something shuffled up~ :-)
 
Zuletzt bearbeitet:
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh