Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: this_feature_currently_requires_accessing_site_using_safari
Ja, die S war eigentlich nur ein Funktionstest. Sollten sie zur eigentlichen machen.@RedF und Veii ich habe die Änderungen über die zuletz freigegebene Excel von RedF vorgenommen. Im Changelog habe ich meine Änderungen entsprechend hinterlegt.
War das so falsch? Sorry wenn es jetzt durch mich zu einem Durcheinander kam. Welche Datei ist denn die richtige bzw. welcher Link
Cool, danke für die Bestätigung : )@RedF
Danke!! - mit CLDO_VDDP 1.090V konnte ich endlich meinen tPHYRDL mismatch beheben
mir war vorher nicht bewusst wie ich das in den Griff kriege
1.1v VDD_MEM, 1.1v VDDQ_MEMMEM VPP ob 1.8V oder jetzt runter auf 1.72V kann ich keinerlei Unterschiede feststellen
CPU 1P8v SpannungsversorgungGibts noch etwas was den missmatch beeinflusst.
COD als sehr unoptimierter Titel könnte sogar skallierenMich würd interessieren wie der Speicher in CS2, Valorant und COD performt.
SD auf 1 oder 0 (wenn 0 ≠ Auto)
Kannst du mir/uns garantieren dass das Hynix und keine Micron's sind ?@Veii Wahrscheinlich tRFC zu niedrig? Nach Reous Liste sollten 24GB M-Dies aber auch bis ~160ns gehen oder? Irgendwie scheint da bei ~180ns bei mir Ende zu sein.
@Veii woran erkennt man das im Inter Thread Test bzw in microbench fclk syncron läuft
TL;DRSkalieren tut's immer. Ob es allerdings dazu kommt aktiv benützt zu werden, ist eine andere Frage.
Ich hab diesen Block eigentlich gemäß der Excel Tabelle eingestellt.SD auf 1 oder 0 (wenn 0 ≠ Auto)
WRWR gleich RDRD oder CCDLWR Math
SCLs sind mathematische Formeln. Keine fixierten Werte wie 4 oder 8.
Core/Cache Clock über 5.5GHz sind mehr als genug.
X3D hat dieses Problem nicht.
X3D performt nur schlecht dank der Nutzer. Auf stock allerdings passt es. Nur wenn man CO nicht hinbekommt und Autokorrektur sich erzwingt;
2100 FCLK passen gut.
Ansonnsten MCLK +1 step und 2033/2067 FCLK
Die synchronization ist wichtig.
Nicht jeder MCLK step passt gut mit jedem FCLK step.
Laufen wird es, aber eines wartet auf das andere.
Müsstest zwischen 2033,2067,2100 gegentesten ab wann es sich am besten zu diesem MCLK verträgt. (sollte eine .5ns Reduktion bei der "random" Zugriffszeit" zu mem geben)FCLK 2100 werd ich dann als nächstes versuchen.
Einfach die SD's für Single Sided dimms wegKannst mir eventuell zum Screenshot die Zahlen schreiben?
Das selbe bei tWRRD.1 = Übersprungen, aber ODTEnableDly existiert.
2+ = Geladen und gegebenenfalls vom Controller korrigiert, fals zu niedrig.