Ich schreibe hier mal ein paar Gedanken zu Romsips, Bandbreite und Latenz des Rams beim Nforce 2 Chipsatz nieder, damit ich es nicht vergesse. Achtung, es ist ein klein wenig länger geworden...
Wir wissen bereits, das die Romsips aus mehreren Tabellen für die verschiedenen Standard FSB bestehen (100/133/166/200) und das es jeweils eine "optimale" und eine "aggressive" Tabelle gibt. Wir wissen außerdem, das die jeweiligen Tabellen aus zwei Hälften bestehen. Erstens eine allgemeine Hälfte, die die Chipsatz und FSB Timings beeinflussen und zweitens eine Hälfte, die über den CPU Multiplikator ausgewählt wird. Wir wissen derzeit nicht, wie sich die einzelnen Parameter auswirken, was sie bedeuten und vor allem welche zulässigen Werte es gibt.
Genau an diesem Punkt setzen wir an. Ich habe mir eine Romsip ausgesucht, die möglichst wenige Parameter zwischen den einzelnen Multiplikatoren ändert. So lassen sich hoffentlich Rückschlüsse auf die Auswirkung der anderen Parameter ziehen. Die gewählte Romsip ist in diesem Fall
ED55
. Die haben den Vorteil, das über alle Multis und optimal/aggressive hinweg
ED
genutzt wird. Den Einfluss dieses Parameters kann man später getrennt untersuchen. Außerdem wurde ein Soft-L12 Mod gemacht, das heisst das alle Cpus, unabhängig von ihrem FSB immer die gleichen Romsips laden.
Durch eine Besonderheit der Sockel A Plattform kann man so direkt auf die verfügbare Bandbreite des FSB (Cpu zu Chipsatz) schließen. Der FSB auf Sockel A ist mit 64bit Bandbreite angebunden, während der Ram im Dualchannel mit 2x64bit angebunden ist. Es ergibt sich so zwangsläufig immer der FSB als Flaschenhals zwischen Cpu und Ram, da dieser in der Theorie nur den halben Durchsatz des Ram erreicht. Bei 200Mhz FSB sind das maximal 3200mb/s, während der Ram bereits 6400mb/s erreichen kann.
Als Eingangstest nutzen wir AIDA64 in Version 6.00.5100 und dokumentieren die Bandbreite und Latenz des Rams über alle Multiplikatoren hinweg. Als erstes Setting nutzen wir dafür eine Barton Cpu (XP-m 2400+ FJQ4C), 200Mhz FSB und Multiplikator 5x bis 12.5x auf einem Asus A7N8X Deluxe v2.0. Außerdem sind 2x256mb Ram mit CL2.5-3-3-8 installiert. Alle anderen Einstellungen zu Romsips und Timings im Bios stehen auf
AUTO
. Es kommt ein B2A Bios von
@digitalbath zum Einsatz, in das die
ED55
Romsips gemoddet wurden.
Hier erstmal die aufgenommenen Daten in grafischer Form. Aufgetragen wurden Bandbreite (read/write/copy) und Latenz aus AIDA64 über die Multiplikatoren:
Da die obere Hälfte der Romsips für alle Multiplikatoren gleich ist, können wir nun die Auswirkung der zweiten Hälfte der Romsips auf Bandbreite und Latenz analysieren. Dazu schauen wir uns als erstes die Bitfolge für einen Multiplikator genauer an. Hier exemplarisch eine kurze Auswahl, um die Unterschiede aufzuzeigen:
Interface optimal, Multi 7x
2141 2000 00ED 1618
Interface aggressive, Multi 7x
6941 2000 00ED 1618
Interface aggressive, Multi 7,5x
6941 2100 00ED 1618
Interface aggressive, Multi 10x
6941 2300 00ED 1518
Zwischen den beiden Cpu Interface Einstellungen scheint der Unterschied in den ersten zwei Ziffern zu liegen (21 gegen 69). Zwischen Multi 7 und 7.5 ist der Unterschied bei Ziffer 6 zu finden (0 gegen 1) und zwischen Multi 7 und 10 ist es die drittletzte Stelle (5 gegen 6). Außerdem fällt auf, dass die sechste Stelle mit steigendem Multi immer größer wird (0 bei Multi 7x bis 6 bei Multi 12.5x). Außerdem haben die Multiplikatoren von 5x bis 6.5x sehr große Werte, diese sind anscheinend als fail-safe Werte extra langsam/lasch ausgelegt. Werfen wir mit diesem Wissen nun einen Blick auf die obigen Diagramme.
- Die blauen (read) und gelben (copy) Linien zeigen bei jedem Schritt auf einen halben Multiplikator einen kleinen Einbruch. Das scheint an der sechsten Ziffer zu liegen, da diese bei diesem Schritt um 1 erhöht wird. Beispiel: Multi 7 hat den Wert 0, 7.5x aber den Wert 1.
- Die rote Linie (write) macht je nach eingestelltem Cpu Interface an einem bestimmten Punkt einen deutlichen Sprung nach oben (optimal: 9.5x->10x). Hier könnte der Cpu Takt, der mit steigendem Multiplikator ebenfalls steigt, einen Einfluss haben. Der Sprung tritt bei einem Takt von 200x10 (2000Mhz) bzw. 200x9 (1800Mhz) auf. Hier ist eine weitere Betrachtung bei einem höheren Cpu Takt (und damit FSB) nötig.
- Außerdem wechselt im aggressive Interface der drittletzte Wert bei Multi 8.5x auf 9x von 6 auf 5. Das könnte den Sprung in copy, zumindest im aggressive Interface, ebenfalls erklären.
- Nvidia scheint Optimierungen für höhere Multiplikatoren vorgesehen zu haben. Die Latenz macht für die Multiplikatoren 11x bis 12.5x einen deutlichen Sprung nach unten.
- Die besten Multiplikatoren für eine hohe Bandbreite und niedrige Latenz scheinen Multi 10.5x, 11x und 12x zu sein. Wobei 10.5x leichte Nachteile in der Latenz hat.
Um den zweiten Punkt weiter zu untersuchen wiederholen wir die Messungen bei einem höheren FSB von 240Mhz und für den Bereich von Multi 7x bis Multi 10.5x (Limit der Cpu bei 2500Mhz).
Es zeigt sich, das trotz mehr Cpu Takt der extreme Sprung in write dennoch bei den gleichen Multiplikatoren liegt wie zuvor. Es scheint so, dass das Verhältnis von Cpu Takt zu FSB eine gewisse Höhe erreichen muss, damit die Cpu den FSB ausreichend auslasten kann. Das Ganze ist außerdem abhängig von den gewählten Romsips und dem Cpu Interface, da der Sprung in optimal und aggressive an anderer Stelle auftritt.
Diese Messreihe stellt nun die Basis für weitere Untersuchungen der Multiplikator-Tabellen in der zweiten Romsip-Hälfte dar. Im nächsten Schritt sollte der Einfluss der sechsten und der drittletzten Ziffer weiter untersucht werden, eventuell durch Festsetzen eines Parameters (z.B. sechste Ziffer auf "6" für alle Multis) und Abgleich mit den bisherigen Ergebnissen. Außerdem muss der Einfluss der beiden Buchstaben (hier: "ED") untersucht werden. Sobald die Auswirkungen auf Bandbreite und Latenz bekannt sind, kann das Taktverhalten bzw. der Einfluss auf den maximalen FSB analysiert werden. Daraus folgen dann hoffentlich Erkenntnisse über bessere Einstellungen, um einen noch höheren FSB oder mehr Bandbreite bei ~260Mhz zu erhalten.
Link zu den Rohdaten der Diagramme:
docs.google.com