digitalbath
Mr. Oldschool-Bios
- Mitglied seit
- 04.05.2008
- Beiträge
- 4.050
- Ort
- Moers
- Prozessor
- AMD R7 5800X
- Mainboard
- ASRock B550 Steel Legend
- Kühler
- Scythe Fuma 2 + Noctua
- Speicher
- Crucial Ballistix DDR4 3600 32GB
- Grafikprozessor
- AMD XFX RX6600
- Display
- BenQ 24" XL2410t
- SSD
- 2x500GB; 1x1000GB
- HDD
- Ja, für Datengrab
- Soundkarte
- O2 + AKG K702 / K340
- Gehäuse
- Deepcool Matrexx 55 V3 RGB
- Netzteil
- BeQuiet! SystemPower11 Platinum 550W
- Keyboard
- Corsair K90
- Mouse
- Kingston Plastikmüll-X
- Betriebssystem
- Win11
- Webbrowser
- der rote Fuchs
Ein kurzer Test mit den Samsung TCCC Riegeln, die ich grade drin hatte. BIOS, bzw. romsips sind vom Merlin ED. Ich denke, zusammen mit ED/EB (auch Merlin) ist das die Referenz bei den meisten.
Riegel auf 3-4-4-8 eingestellt. FSB 250MHz mit vdd=1,75V lief dann stabil im 3DMark2001. Mehr war aber nicht drin.
Dann habe ich die Werte aus Post #1762 verändert. Danach lief FSB 255MHz stabil in 3DMark2001 durch. Durch optimieren der alpha timings auf 4-4-5-4-3-3-5 lief dann 3DMark2001 im loop bei FSB 260MHz ohne Fehler durch.
Die geänderten Werte kann man im screenshot sehen.
Die einzelnen Werte habe ich vorher für die TCCC Riegel durch getestet. Kleinere Werte waren durchgehend schneller als höhere, das wohl nicht linear. Bei bestimmten Werten wie 33 und 66 war das System im super pi etwas schneller. Für den Test habe ich dann die meisten Werte in 44 umgeändert. Das system lief dann schneller (ca. 0,4s in 1m superpi) und seltsamerweise stabiler bei gleichem Takt und Spannug.
260MHZ sollte trotz 3-4-4-X ein akzeptables Ergebnis für die TCCC Riegel sein. Ich denke nicht, dass die viel höher gehen.
PS. Die Optimierung funktioniert bei Merlins ED romsips gut, bei meinen romsips eher schlecht.
EDIT:
gibt es eigentlich eine Datenbank welche alpha timings bei welchen Speicher gut ist?
Riegel auf 3-4-4-8 eingestellt. FSB 250MHz mit vdd=1,75V lief dann stabil im 3DMark2001. Mehr war aber nicht drin.
Dann habe ich die Werte aus Post #1762 verändert. Danach lief FSB 255MHz stabil in 3DMark2001 durch. Durch optimieren der alpha timings auf 4-4-5-4-3-3-5 lief dann 3DMark2001 im loop bei FSB 260MHz ohne Fehler durch.
Die geänderten Werte kann man im screenshot sehen.
Die einzelnen Werte habe ich vorher für die TCCC Riegel durch getestet. Kleinere Werte waren durchgehend schneller als höhere, das wohl nicht linear. Bei bestimmten Werten wie 33 und 66 war das System im super pi etwas schneller. Für den Test habe ich dann die meisten Werte in 44 umgeändert. Das system lief dann schneller (ca. 0,4s in 1m superpi) und seltsamerweise stabiler bei gleichem Takt und Spannug.
260MHZ sollte trotz 3-4-4-X ein akzeptables Ergebnis für die TCCC Riegel sein. Ich denke nicht, dass die viel höher gehen.
PS. Die Optimierung funktioniert bei Merlins ED romsips gut, bei meinen romsips eher schlecht.
EDIT:
gibt es eigentlich eine Datenbank welche alpha timings bei welchen Speicher gut ist?