Wenn ich das Handbuch richtig interpretiere, ist der unter M.2 ebenso direkt an der CPU, ohne sich Lanes mit irgendwas zu teilen. Bei den Strix-A, -F und -E ist es jedenfalls auch so.
Wäre ja zu einfach, wie ASRock und Gigabyte ein PCIe-Blockdiagramm anzubieten.