[Sammelthread] Alle Infos zu AMD Ryzen 7000 mit ZEN4 Kernen

Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Das wird spannend :-) 110W bei 92° mit einer AIO
 
Kann man eigentlich heute mit einem Test rechnen oder für wann ist der angesetzt?
 
Und wieder eine Folie von AMD:

1663148142520.png


Die Fakten ob B650 und X670 nun PCIe5.0 für die GPU unterstützen werden oder nicht, werden immer schleierhafter.
Laut dieser Folie wird nur der "E" Chipsatz eine PCIe5.0 GPU unterstützen.
 
Zuletzt bearbeitet:
Aber war nicht bereits bekannt, dass nur die E Chipsätze volles Feature Set haben werden?
 
Aber war nicht bereits bekannt, dass nur die E Chipsätze volles Feature Set haben werden?
DIe GPU ist direkt mit der CPU verbunden. Eingendlich sollte es vollkommen egal sein welcher Chipsatz verbaut ist. Für mich sieht das nach einer künstlichen Sperre aus.
 
5.0 ist für Enthusiasten :coffee:
 
Wenn der B650(E) 1-2 Monate nach dem X670(E) rauskommt ist doch alles gut.
Wie lange haben wir nach dem X570 auf den B550 gewartet? 😂
 
DIe GPU ist direkt mit der CPU verbunden. Eingendlich sollte es vollkommen egal sein welcher Chipsatz verbaut ist. Für mich sieht das nach einer künstlichen Sperre aus.

Finde ich jetzt nicht so verwerflich, war doch immer so das die aller Letzen Prozentpunkte Mehrleistung unverhältnismäßig mehr kosten :d
 
Die GPU ist direkt mit der CPU verbunden. Eingendlich sollte es vollkommen egal sein welcher Chipsatz verbaut ist. Für mich sieht das nach einer künstlichen Sperre aus.
Eigentlich ist der Chipsatz technisch egal, aber Lanes , vorallem welche mit PCIe5.0 benötigen Bauteile zur Signalerhaltung und die sind extrem teuer. Bevor da ein Boardpartner an der falschen Stelle spart, baut man sich also diese Einteilung auf.

Natürlich kann ein Boardpartner die PCIe5.0 Lanes für die GPU durchleiten, das wird er sich aber auch bezahlen lassen.
Werden wir dann eben sehen. Das PCIe5.0 teuer sein wird, ist auf jeden Fall klar.
Mit PCIe4.0 Support, der aktuell völlig ausreichend ist und ggf. auch für die nächste Generation an GPUs ausreichend sein wird, können dann auch mal günstigere Boards den Weg zum User finden.
Zen4 wird sicherlich nicht nur High End bieten.
 
Also wer eine PCIe4.0 GPU hat und diese auch weiterhin nutzen will kauft maximal ein X670 das X670E wäre rausgeworfenes Geld.
 
Oder wie es halt immer ist, Ein X670 wäre auf jeden Fall ausreichend,
aber zum richtigen Posen muss man schon ein X670E rausholen.

Es kommt darauf an, wie die restliche Ausstattung im Vergleich eine X670 und X670E Boards ist und ob das dann einem der Aufpreis noch wert ist. Bin gespannt, wie die MB Hersteller das Programm aufbauen.
Wobei ich persönlich (W)LAN Anschlüsse und verbauten Onboardsound grundsätzlich ignorieren werde und da lieber auf persönlich präferierte Steckkarten setze.
 
Also wer eine PCIe4.0 GPU hat und diese auch weiterhin nutzen will kauft maximal
Vermutlich werden die PCIe 5.0 GPUs der nächsten Generation wie bisher auch mit einem x16 3.0er Slot kaum Leistung verlieren. Bis wirklich ein schnellerer Standard notwendig ist vergeht viel Zeit. (x8 oder x4 Karten mit viel zu wenig VRAM mal ausgenommen...)
 
Ich sehe PCIe5.0 auch aktuell als eher unnötig an, aber User, die Ihre Platinen länger als 2 Jahre halten werde sich das ggf überlegen ...

PCIe4.0 x16 wird sich ggf so gegenüber einer PCIe5.0 GPU verhalten wie PCIe3.0 gegenüber einer PCIe4.0 GPU. Solange 16 Lanes im Spiel sind, kann man auf die paar % echt verzichten.
Es ist die Frage wie das mit rBar und co weitergeht. Wird das weiter ausgebaut, werden wohl auch die Unterschiede stärker.

PCIe5.0 x16 Slots sind aber mangels GPUs aktuell absolut eine Wette ins Blaue.
Und wenn sich dann in Zukunft, wenn 5.0 GPU verfügbar sind, seitens Boards wieder eine Menge getan hat, dann werden wohl eher die Boards wieder getauscht.
Ich nehme vom Vollausbau definitiv Abstand.
 
mein System ist jetzt 6 Jahre alt, das neue sollte ähnlich lange laufen.
Ich überlege schon den Vollausbau bzw. eine Zukunftsichere Ausstattung, auch weil meine VGA (GTX1070) zur Zeit reicht, aber irgendwann ersetzt wird.
Da ich auf Zen4 mit 3D Cache warte wird die ein o. andere Überlegeung auch erst nach Release der ersten Boards & den ersten zen4 stattfinden
 
Ich sehe PCIe5.0 auch aktuell als eher unnötig an, aber User, die Ihre Platinen länger als 2 Jahre halten werde sich das ggf überlegen ...

PCIe4.0 x16 wird sich ggf so gegenüber einer PCIe5.0 GPU verhalten wie PCIe3.0 gegenüber einer PCIe4.0 GPU. Solange 16 Lanes im Spiel sind, kann man auf die paar % echt verzichten.
Es ist die Frage wie das mit rBar und co weitergeht. Wird das weiter ausgebaut, werden wohl auch die Unterschiede stärker.

PCIe5.0 x16 Slots sind aber mangels GPUs aktuell absolut eine Wette ins Blaue.
Und wenn sich dann in Zukunft, wenn 5.0 GPU verfügbar sind, seitens Boards wieder eine Menge getan hat, dann werden wohl eher die Boards wieder getauscht.
Ich nehme vom Vollausbau definitiv Abstand.
Hat nvidia nicht gerade angekündigt dass neue high-end GPUs nur noch x8 pcie5.0 angebunden sein werden? Damit man zwei ins System stecken kann, bei voller Leistung...
 
Hat nvidia nicht gerade angekündigt dass neue high-end GPUs nur noch x8 pcie5.0 angebunden sein werden? Damit man zwei ins System stecken kann, bei voller Leistung...
Ach, die wollen wieder auf Dual GPU gehen? Warum dann nicht wieder Sandwichbauweise wie bei den X2 karten damals und einfach nen 16 Lane Interface dazu?
Haben die denn langsam die Microruckler bei SLI in den Griff bekommen?
Dachte die Zeit von Dual GPU ist langsam vorbei, oder sieht da wer die Möglichkeit wieder doppelt zu kassieren?

Das ganze macht aber irgendwie wenig Sinn. Wenn ältere CPUs schon bestimmt Spiele stemmen können und dann nur die GPU das Limit bei 4k darstellt, dann muss man sich dennoch ne teure PCIe5.0 Plattform anlachen, damit die GPUs über deren 8 Lanes auch anständig gefüttert werden? Kann sich das so wirklich durchsetzen?

Ist für mich reine Spekulation um auf Feedback aus der Branche zu warten und dann die Entscheidung dafür oder dagegen zu fällen.
Ich sehe da keinen großen Sinn drin. SLI ist nur ein Sehr sehr kleiner Markt, der durch die letzten 2 Jahre Preisanstieg fast den Todesstoß bekommen hat.

Edit: Wäre seitens MB Hersteller dann nicht sinniger die Bandbreite von 2 St. 8 Lanes PCIe5.0 auf 2 St. 16 Lanes PCIe4.0 zu verteilen? Man wäre kompatibler zu älteren GPUs aufgestellt, verliert keine Bandbreite und muss sich nicht mit teuren PCIe5.0 Lanes befassen.

Sind doch einige Hersteller, die das schon so mit PCIe4.0 und PCIe3.0 Lanes gemacht haben, oder würde das wegen der direkten Anbindung an die CPU nicht funktionieren?
 
Zuletzt bearbeitet:
Ich kann mit kaum vorstellen das SLI je wieder kommt der Markt ist einfach zu klein und auch die Technischen Probleme werden immer mehr.
Ich frage mich eh wie soll das ganz kühlungstechnisch funktionieren wo doch schon einen Karte 450+Watt ziehen kann und durch den neuen PCIe-5.0-Stromanschluss auch noch mehr möglich ist.

Natürlich kann man argumentieren das 2 GPU mit je 300Watt effektiver arbeiten werden als eine GPU mit 600Watt aber ich glaube nicht das das im Gaming bereich je umgesetzt wird.
Evtl. im Workstation/Serverbereich das muß man mal abwarten.
Für Nvidia selber fürs Hosten von Geforce Now wäre ein Server mit 6-8 GPU's sicherlich intressant weil gerade im Serverbereich primär auf PCIe mit je 8 Lanes anbindung gesetzt wird.
 
1663233901249.png


Wie kommt man eigentlich auf die Anzahl der PCIe Lanes? Beim B650 wird 36 usable PCIe Lanes angegeben.
Die CPU hat ja: 16+4+4+4 Lanes (GPU+M.2+Chipset1+Steckplatz oder zweite M.2)
Das sind dann 28! Lanes aus der CPU. Usable sind aber nur 24! (minus Chipset)

Das bedeutet also dass der Chipset 36-24 ganze 12 Lanes hat.
Und der X670 dann 44-24= 20 Lanes.

Also kann man davon ausgehen, dass der Chipsatz kein PCIe5.0 kann.
Beitrag automatisch zusammengeführt:


AMD Ryzen 9 7950X Can Hit Up To 5.85 GHz at Stock Only If Temps Are Below 50C, 5.1 GHz All-Core Frequency​


maximaler Boost nur bei einer CPU Temperatur von unter 50C !
 
Zuletzt bearbeitet:
Ich frage mich eh wie soll das ganz kühlungstechnisch funktionieren wo doch schon einen Karte 450+Watt ziehen kann und durch den neuen PCIe-5.0-Stromanschluss auch noch mehr möglich ist.
Ich treibe das Mal auf die Spitze: 3090 ist 660W das theoretische Maximum inkl der 75W aus dem PCIe x16 port (nvidia selbst spricht schon von 600W gesamt) noch ein bischen herstellerseitiges OC dazu, 660W realistisch)

Das Topmodell wird man ja nicht von einer SLI Idee ausschließen wollen ...
Bin da voll auf deiner Seite der Argumentation.
 
New CPU OC settings incoming?
Weiß einer für was SP steht? stehen könnte?

cpuoc.png
 
SP = Standart Power? Also die Stromstärke in Ampere?
VID ist ja die Spannung, wenn man die Stromstärke dazubeeinflusst, kann man ja die Leistungsaufnahme ausrechnen. :)
 
Im Discord meinte @T3mp3sT gerade es könnte auch Silicon Prediction heißen. Die Settings stammen aus einem X670 Asus Bios und bei Asus Intel Boards gibt es wohl etwas ähnliches.


 
Die erste Zen4/Ryzen7000 APU wird einen FPGA unter der Haube haben!

Erstaunliche News. AMDs Phönix APU wird als AI Accelerator einen Xilinx FPGA haben. Das bedeutet frei programmierbare Hardware, für alle möglichen Anwendungen. Und das ganze in einer Low-Cost APU für Sockel AM4.


AMD-Ryzen-5000-Series-Laptop-CPUs-_2-very_compressed-scale-4_00x-Custom-low_res-scale-4_00x-Cu...png



Beitrag automatisch zusammengeführt:



Neue Benchmarks zu Zen4:


AMD's Ryzen 9 7900X 12-Core Zen 4 CPU Beats The Core i9-12900K Alder Lake 16-Core Flagship in Geekbench 5


1663420730485.png
1663420749118.png





 
Zuletzt bearbeitet:
Anhang anzeigen 792884

Wie kommt man eigentlich auf die Anzahl der PCIe Lanes? Beim B650 wird 36 usable PCIe Lanes angegeben.
Die CPU hat ja: 16+4+4+4 Lanes (GPU+M.2+Chipset1+Steckplatz oder zweite M.2)
Das sind dann 28! Lanes aus der CPU. Usable sind aber nur 24! (minus Chipset)

Das bedeutet also dass der Chipset 36-24 ganze 12 Lanes hat.
Und der X670 dann 44-24= 20 Lanes.

Also kann man davon ausgehen, dass der Chipsatz kein PCIe5.0 kann.

Ich verstehe hier nicht so ganz, was AMD als "usable PCIe-Lanes" definiert. Wenn ich mir die Blockschaltbilder so ansehe, dann hat der Chip beim B650 acht als solche genutzte PCIe-Lanes (4xNVMe, 2xPCIe, 1xLAN und 1xM.2 Key-E für Wifi), beim X670 hat der erste Chip nur vier für NVMe, weil an die anderen vier der zweite an die anderen vier angepappt wird, welcher dann selbst zehn mal PCIe bietet, zwei mehr als beim B650, weil nur mit 2xSATA zusätzlich gerechnet wird.
Das heisst, die SATA-Ports sind für AMD schonmal "usable PCIe-Lanes", was ja auch viele Hersteller zu nutzen scheinen, da viele X670-Boards nur 4xSATA haben. Aber dann komme ich mmer noch nur auf 12 bzw. 8+12 PCIe Lanes zusätzlich zur CPU, in der Tabelle sind es aber 16 bzw. 24. AMD wird ja nicht die Verbindung zur CPU bzw. zwischen den Chips als "usable" rechnen. Welche Ports rechnet AMD nun zu den "usable PCIe-LAnes dazu", die dann aber nur bei einem der beiden Chips des X670 dazukommen? Einen der USB3.2x2 oder die vier einfachen USB3.2? Oder die 4 Lanes der CPU, die für USB4 gedacht sind?
 
Ich würde mal sagen, nächste PCGH abwarten. Ich fand die Schaubilder dort für die I/O Hubs und deren Möglichkeiten immer recht gut dargestellt.

nur meine Meinung ...

Bsp AM4 I/O Hubs hier


Schaubilder zum X670 und B650 habe ich noch nicht gefunden.
 
Zuletzt bearbeitet:
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh