Holt
Legende
- Mitglied seit
- 05.07.2010
- Beiträge
- 29.766
Holzman, von den 24 Lanes gehen 4 für den externen Chipsatz ab und die Grakas oder PCIe SSDs müssten PCIe 4.0 lanes haben um mit halb so vielen Lanes die gleiche Bandbreite zu haben, wenn sie nur PCIe 3.0 Lanes haben, dann laufen auch die PCIe 4.0 Lanes nur mit den 8Gb/s von PCIe 3.0 Lanes. Nur weil die Lanes doppelt so schnell sind, werde es ja auch nicht mehr.
Das hatte ich aber damals schon im Thread zur News " AMD Ryzen 3000 soll mit neuem X570-Chipset mit PCIe 4.0 zur Computex 2019 starten" geschrieben in dem du auch aktiv warst. Das Thema sollten wir hier wirklich nicht nochmal durchkauen müssen, nur weil hier wieder solche Aussagen wie "vier M.2 PCIe-SSDs" kommen, die eben nur in dem Sinne stimmen, dass eine PCIe SSDs natürlich nicht mehr als eine Lane braucht um zu funktionieren, nur ist die Performance dann eben mies. Man kann dann zwar mit PCIe Switches die PCIe 4.0 Uplink haben die Bandbreite von PCIe 4.0 Lanes auf doppelt so viele PCIe 3.0 Lanes aufteilen, aber solche Chips gibt es noch nicht und wenn sie kommen, werden sie wie die jetzigen PLX sehr teuer sein und viel Strom brauchen. Da es bisher schon kein AM4 Board mit einem PLX Chip gibt, wird sich dies bei denen mit PCIe 4.0 kaum ändern.
Das Video über die Interposer ist mal wieder feuchte Träume von AdoredTV, nicht mal Rome hat Interposer (wie der Abstand der Chiplets zeigt), die sind anderes als der Typ meint nämlich richtig teuer und werden kaum Interposer in den RYZEN 3000 verbaut sein. Schön ist nur, dass er selbst die Taktraten der 64 Kerner zeigt und die besten da gerade mal knapp über 3GHz kommen, wenn sie eben als MCM statt monolitischer Die gebaut werden, was eben darauf deutet, dass es nicht die Leistungsaufnahme ist die die Taktraten hier beschränkt, sondern rein die Fertigung und Architektur.
Das hatte ich aber damals schon im Thread zur News " AMD Ryzen 3000 soll mit neuem X570-Chipset mit PCIe 4.0 zur Computex 2019 starten" geschrieben in dem du auch aktiv warst. Das Thema sollten wir hier wirklich nicht nochmal durchkauen müssen, nur weil hier wieder solche Aussagen wie "vier M.2 PCIe-SSDs" kommen, die eben nur in dem Sinne stimmen, dass eine PCIe SSDs natürlich nicht mehr als eine Lane braucht um zu funktionieren, nur ist die Performance dann eben mies. Man kann dann zwar mit PCIe Switches die PCIe 4.0 Uplink haben die Bandbreite von PCIe 4.0 Lanes auf doppelt so viele PCIe 3.0 Lanes aufteilen, aber solche Chips gibt es noch nicht und wenn sie kommen, werden sie wie die jetzigen PLX sehr teuer sein und viel Strom brauchen. Da es bisher schon kein AM4 Board mit einem PLX Chip gibt, wird sich dies bei denen mit PCIe 4.0 kaum ändern.
Das Video über die Interposer ist mal wieder feuchte Träume von AdoredTV, nicht mal Rome hat Interposer (wie der Abstand der Chiplets zeigt), die sind anderes als der Typ meint nämlich richtig teuer und werden kaum Interposer in den RYZEN 3000 verbaut sein. Schön ist nur, dass er selbst die Taktraten der 64 Kerner zeigt und die besten da gerade mal knapp über 3GHz kommen, wenn sie eben als MCM statt monolitischer Die gebaut werden, was eben darauf deutet, dass es nicht die Leistungsaufnahme ist die die Taktraten hier beschränkt, sondern rein die Fertigung und Architektur.