Weiter oben wurde geschrieben, dass weniger als "32" tFAW keinen Sinn mehr macht
Oben sehe ich allerdings nur "14" TFAW
Du kannst FAW auch auf 1 stellen, bringt nur nichts und birgt die Gefahr, dass der Memory-Controller stattdessen einen viel höheren Defaultwert nimmt.
Vielleicht noch mal kurz zur Erläuterung. Ein Bust (minimale Größe eines Schreib/Lesezugriffs, ich gehe mal davon aus, dass burst chop bei x86 nicht zum einsatz kommt) hat bei DDR5 16 Datentransfers, demnach durch Double-Data-Rate 8 Takte.
tRDRD und tWRWR sind daher idealerweise 8, da dann ohne Unterbrechung Daten gelesen/geschrieben werden können. Für tRDRD/tWRWR_dg ist das auch vorgesehen und möglich, d.h. man erreicht volle Bandbreite wenn der Memory Controller abwechselnd aus unterschiedlichen Bank-Groups liest oder schreibt. Die _sg Werte kommen zum tragen wenn der Controller auf der selben Bank Group arbeitet - hier ist eine Pause zwischen den Zugriffen vorgesehen, da der Speicher intern nicht zu sequenziellen transfers aus der selben Bank Group in der Lage ist. Für tRDWR oder tWRRD gilt auch: 8 Takte wäre optimal, geht aber nicht.
Werte unter 8 bringen nichts, da ein neuer Read/Write nicht stattfinden kann bevor der vorherige abgeschlossen ist.
tRRD ist der minimale Taktabstand zwischen zwei Zeilenadressierungen. Auch hier: da der minimale Verzug zwischen zwei Zugriffen immer 8 Takte ist, bringen auch schnellere Adressierungen nichts. Es könnte zwar sein, dass der controller zwei Zeilenadressierungen (ACTIVE-Commands) in weniger als 8 Takten ausführt und dann auch tatsächlich die Zeilen früher als nötig geladen sind - die eigentlichen Lese/Schreibzugriffe können aber trotzdem nicht schneller erfolgen. Demnach ist tRRD_sg/dg mit 8 optimal.
tFAW beschreibt eine Limitierung, nämlich den minimalen Zeitraum in Takten der vergehen muss, um 4 aufeinanderfolgende ACTIVE-Commands auszuführen. Hintergrund ist, dass ein ACTIVE - also das Laden einer Speicherzeile - Energie kostet und zu viele hinter einander evtl. zu Fehlern führen weil das Spannungsniveau in den Puffern absinkt. Praktisch schafft unser Speicher aber das permanente aktivieren, daher kann man tFAW komplett runter drehen. Da zwischen den ACTIVE Commands wie oben beschrieben jeweils 8 Takte liegen, ergibt sich für 4 aufeinanderfolgende ACTIVE Commands 4x8= 32 Takte. Und das ist unser Wert für tFAW, damit es zu keiner Limitierung kommt.
Wie gesagt gilt das alles unter der Annahme, dass immer eine volle Cachline geladen wird und kein Burst abbricht.
Sollte jemand besseren Wissens sein, gerne her damit und gerne auch hoch-technisch per PN.
www.hardwareluxx.de
