Unter der Bezeichnung EPP (Enhanced Performance Profile) stellt NVIDIA einen offenen Speicher-Standard vor und verspricht dadurch gesteigerte PC-Performance. Der dahinter versteckte Gedanke ist im Prinzip simple. Im SPD (Serial Presence Detect) von Speichermodulen, in welchen JEDEC-Spezifikationen zur korrekten Speicherekennung auf Hauptplatinen hinterlegt sind, findet sich noch genügend Speicherkapazität um weitere Informationen zu hinterlegen und so will EPP als Erweiterung des SPD agieren.
Was sich erst einmal als durchaus gute Idee anhört, wirft dennoch einige Fragen auf. Einmal bedarf es BIOS-Versionen, welche solche Informationen auslesen können, zum anderen natürlich auch Speichermodule, welche weitere Informationen enthalten und letztendlich bleibt da noch die Frage, welche Informationen sollen das sein, die dort hinterlegt werden? Zu den Fragen eins und zwei gibt es eine Lösung - nämlich in Form der nForce 590-SLI Chipsätze, wie NVIDIA schreibt. Allerdings, so stellt es sich uns dar, ist es weniger der Chipsatz an sich, der dies beherrschen muss, sondern vielmehr eben das BIOS. Da es sich um einen "offenen Standard" handelt, wie der Hersteller schreibt, dürfte es also durchaus möglich sein, dass auch andere Chipsätze mit enstprechenden BIOS Varianten eine solche Auslese-Option bieten.
Bei den Speicher-Herstellern, welche eine solche Umsetzung bieten, gibt es bislang lediglich Corsair, welche als Development und Debug Partner an EPP mit NVIDIA gearbeitet haben. Corsair hat bereits die Serien TWIN2X2048-6400C4 und TWIN2X2048-8500 angekündigt, welche über EPP-Informationen verfügen sollen. Beim TWIN2X2048-8500 handelt es sich um CL5 Module, ausgelegt für einen FSB1066, bei den TWIN2X2048-6400C4 kommt ein DDR2-800 Takt bei einer Cas Latency von vier Takten zum Einsatz.
Und so kommen wir also zur Frage, welche Informationen dort sinnigerweise hinterlegt werden sollen / können. Während NVIDIA die Möglichkeiten nicht näher bezeichnet, spricht Corsair von der Speicherspannung und der DRAM Command Rate.
"Traditional SPD values include only a basic set of JEDEC standard memory specifications. The new Enhanced Performance Profiles include many more critical specification values omitted from the standard SPD, such as command rate and memory voltage. This allows EPP memory modules to perform at their optimal profile as specified by the memory manufacturer, providing users with tested and approved overclocked performance while maintaining JEDEC compatibility."
Sehen wir davon ab, dass es sich bei der DRAM Command Rate nicht um eine Speicherlatenz, sondern eine Speichercontrollerlatenz handelt, welche vom Mainboard-BIOS und dessen Chipsatz unterstützt werden muss, so wird doch klar, dass es sich bei den dahinter verborgenen Ideen erst einmal nicht um Möglichkeiten für versierte Tuner und Übertakter, sondern für Einsteiger handelt.
Regelmässig sollten die Speichermodule ihre Funktion im Rahmen der JEDEC spezifizierten Spannung verrichten. Diese Kommunikation wird bislang ohnehin über das BIOS und das SPD der Speichermodule verrichtet und sollten beide Files korrekt programmiert sein, wird der Speicher ohnehin mit der entsprechend notwendigen Spannung angesteuert. Bislang ist es eher an der Übertakter-Fangemeinde, welche mehr Speichertakt, oder aber niedrigere Latenzen mittels höheren, manuell gewählten Speicherspannungen zu realisieren versuchen.
Gleiches gilt für die DRAM Command Rate - eine gerade bei Athlon 64 Plattformen sehr Performance steigernde Option - die inzwischen immer häufiger bei Default zwei Taktraten anzutreffen ist. Tweaker und Tuner aktivieren oder deaktivieren diese Option im Zuge von Tuning oder eben Übertaktungsmaßnahmen manuell.
Aber eben an diese Zielgruppen kann sich dieser neue, offene Standard wohl nicht richten, denn jene, die wissen was sie tun, werden auch weiterhin manuell die Grenzen ausloten. So bleibt eben wohl nur noch die Zielgruppe des nicht versierten Anwenders, der von der Optionsvielfalt überfordert ist, sowie der Punkt, dass der Speicherhersteller mit einem weiteren Mittel dafür sorgen kann, dass seine versprochenen High-End Speicher tatsächlich sofort halten, was sie versprechen.
Wenn ein OC-Speichermodul also bei einer versprochenen Taktfrequenz nicht mehr in der Lage ist, mit der Controller Latenz DRCR bei einem Takt zu arbeiten, kann der Hersteller hier den Betrieb bei 2 Takten anlegen und ein entsprechendes BIOS würde dies erkennen und den Speicher damit gleich mit der korrekten Taktfrequenz und den entsprechenden Latenzen ansprechen. So zumindest die graue Theorie, denn andere Faktoren spielen sicherlich hier auch noch mit hinein.
Fassen wir also zusammen: EPP ermöglicht in Speichermodulen weitere Informationen abzulegen. Die Möglichkeiten wären evtl. vielfältig, richten sich momentan aber wohl eher an unversierte Anwender und setzen zudem ein BIOS voraus, welches diese Erkennungsmechanismen unterstützt. Derzeit dürften sich hier ersteinmal nForce 5 Boards mit NVIDIA 590 Chipsatz anbieten - immer vorausgesetzt, die Mainboardhersteller werden diese Möglichkeit im BIOS auch umsetzen. Zudem bedarf es entsprechender Speichermodule, welche diese Programmierung aufweisen - derzeit also lediglich die erwähnten Corsair-Modelle. Ob weitere Hersteller hier folgen, bleibt erst einmal abzuwarten.
Die angesprochene Performance-Steigerung durch die Option darf bei den bisherigen Argumenten und Beispielen schlicht als Marketing abgetan werden, denn wenn die Module sich an Spezifikationen orientieren und das BIOS von Motherboards korrekt programmiert ist, dann braucht es nach derzeitgen Argumenten kein EPP.
Mich würde auch nur interessieren ob es markante Probleme, alà Reboot bei übertaktung beim P5W, gibt.
, 1,85 v mch , und 2,20 v dimm
