Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: this_feature_currently_requires_accessing_site_using_safari
Indem du die Ergebnisse bezüglich Takt und Kerne normalisierst.Öhm .. was bitte haben die "Instructions per Cycle" mit 2P/4P zu tun
Dann sehe ich den Sinn aber nicht. Quad Opterons gibt es afaik bis 2,5 GHz. Sollte sich die IPC nicht geändert haben, hiesse das, Shanghai kommt mit bis zu 3,25 GHz (2,5 x 1,3). Ist eher unrealistisch. Vielleicht meint er aber auch eine Kombination aus IPC und Taktrate. Wobei das wiederum untypisch wäre. Beim K10 hat man iirc auch von ca 20-25% gegenüber K8 gesprochen, obwohl aufgrund der doppelt so vielen Kerne trotz niedrigerem Takt deutlich mehr drin ist. Vielleicht waren ja das die 20%, die du noch in Erinnerung hast.Glaube eher er meint den Takt
Soweit mir bekannt, haben sie das ja auch. Also kein reiner Shrink mit 4 MiB zusätzlichem L3.ansonsten müßten die irgendwas am Core Design geändert haben.
Toll .. also wieder mal eine Definitionslücke. Ich kenn IPC bisher als reine Kernleistung, nach ein bisschen googlen stellt man fest, dass die immer von einer CPU reden ... alles was in nem CPU Gehäuse steckt ist ne CPU --> ergo gehören da auf alle Fälle auch Quad Cores dazu.Indem du die Ergebnisse bezüglich Takt und Kerne normalisierst.
Entweder betrachtet man IPC rein auf einen Hardwarethread bezogen. Oder eben für das komplette System. Und dabei spielt es keine Rolle, ob du einen Prozessor mit 4 Kernen hast oder zwei Prozessoren mit 2 Kernen. Lediglich die Bedeutsamkeit der Infrastruktur verschiebt sich. Das hat mit "prof. Serversoftware" auch nichts zu tun. Nur gibt es bei Desktops ja kaum 2P oder gar 4P Systeme.
Ich glaube der meinte ne Kombination aus Taktrate und Mehrleistung durch den 6MB L3, der AMDler redet ja nur von "Performance" nicht von IPC. Wobei ja auch die IPC durch mehr L3 Treffer steigt, da die Kern idle Zeit zurück geht ... so gesehen ... rechnen die vielleicht nur den L3 unter "IPC" Verbesserung, wäre aber auch irgendwie komischDann sehe ich den Sinn aber nicht. Quad Opterons gibt es afaik bis 2,5 GHz. Sollte sich die IPC nicht geändert haben, hiesse das, Shanghai kommt mit bis zu 3,25 GHz (2,5 x 1,3). Ist eher unrealistisch. Vielleicht meint er aber auch eine Kombination aus IPC und Taktrate.
Jo, aber Games mögen nen großen Cache ebenfalls ;-)Ich denke schon, er meint damit ausschliesslich IPC. Macht hier irgendwie auch mehr Sinn. Halt die speziellen Server Disziplinen wie Datenbanken, Virtualisierung und ähnliches. Hier wird man sicherlich auch deutlich vom L3 Cache profitieren.
Dein Wort in Gottes Ohr .. ich würd mich ja freuen, wenn sie nen Loop Dedector eingebaut hätte, laut nem E-Tech Blog ist das die Hauptursache für die gute Core2 Leistung. Aber irgendwie kann ich mir so ne ziemlich grundlegende Designänderung nicht vorstellen.Soweit mir bekannt, haben sie das ja auch. Also kein reiner Shrink mit 4 MiB zusätzlichem L3.
Ich denke, vorher kommt OpenCL und dann erst DirectX GPGPU. Aber stimmt schon, auch DirectX wird genügend Support seitens AMD bekommen. Ich könnte mir vorstellen, auf lange Sicht werden diese beiden Schnittstellen auch den Markt grösstenteils abdecken. Ähnlich wie das mit OpenGL und DirectX Graphics ist. CTM, CUDA oder ähnliches könnten dann verschwinden bzw in andere Projekte übergehen.Auf jeden Fall aber wird man die DX11 GPGPU-Schnittstelle favourisieren.
Gibt es überhaupt Nvidia-Mainboards zukaufen die sowas wie Sideport-Ram haben?
PhysX mit IGPs zubetreiben wäre wirklich interessant, von der Leistung der IGP müsste es doch reichen.
Hieß es nicht mal, dass die AM3-CPU auf AM2+-Mainboards funktionieren. Aus dem Text ist eher zuentnehmen, das nur 2 Denebs auf AM2+-MB laufen.deneb-bezeichnungen aufgetaucht?
http://en.expreview.com/2008/09/22/amd-45nm-cpu-naming-scheme-changed/
Hieß es nicht mal, dass die AM3-CPU auf AM2+-Mainboards funktionieren. Aus dem Text ist eher zuentnehmen, das nur 2 Denebs auf AM2+-MB laufen.
ich frag mich auch wie er darauf kommtIch entnehme aus dem Text keine AM2+ Inkompatibilität der AM3 CPUs ...