bschicht86
Nippelmessie
- Mitglied seit
- 03.12.2018
- Beiträge
- 4.180
Keine Ahnung, was du damit meinst.Ist bei den 1.04 BIOS Versionen auch das Problem mit Interface Auswahl?
Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: this_feature_currently_requires_accessing_site_using_safari
Keine Ahnung, was du damit meinst.Ist bei den 1.04 BIOS Versionen auch das Problem mit Interface Auswahl?
Eigentlich schon. Es muss nur der Punkt System Performance auf user defined stehen, dann ist alles freigeschaltet.Man konnte jedenfalls nicht alles einstellen.
Nein, wird nicht mit den 2.00er Biosen booten. Und dann sollte dort eins der letzten offiziellen Biose geflasht werden und es sollte dann (wegen fehlendem L12 Mod) unbedingt eine FSB 200 Cpu verwendet werden, wie der XP3200+ DKV4E. In der Kombination sollte das Board gerade so 200MHz packen, vielleicht auch 210. Mit einer 133er oder 166er Cpu wirst du bei ~183Mhz bzw. ~193Mhz scheitern weil die Romsips zu scharf sind.Es ist ja ein A7N8X Deluxe 1.04 (Frisst das auch BIOS'se vom v.2.00?)
Ich habe nachgesehen. Bei dem 1.04er BIOS war alles wie es soll. Bei dem BIOS A7N8X-E ist die Interface Option grau "show only" und die aggressive option in "optimal" umbenannt und deaktiviert.Eigentlich schon. Es muss nur der Punkt System Performance auf user defined stehen, dann ist alles freigeschaltet.
65D0 162B 0200 0310 0303 0303 0C0C 0C0C
0040 6900 FF7E 04E0 5605 6655 3003 0743
0000 0088 1F3F 6200 0000 0000 86A8 1000
0D0F AA00 0000 0000 0000 0000 FFFF FFFF
FFFF FFFF 0000 0000 0000 0000 0000 0000
0380 804B 0400 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0F40 0000 0000 0008 0000 0000 0000 0000
2141 2400 00E4 1618 2141 2500 00E4 1618
2141 2500 00E4 1618 2141 2600 00E4 1618
2141 2300 00E4 2720 2141 2400 00E4 2720
2141 2500 00E4 2618 2141 2600 00E4 2618
2141 2000 00E4 1618 2141 2100 00E4 1618
2141 2100 00E4 1618 2141 2200 00E4 1618
2141 2200 00E4 1618 2141 2300 00E4 1618
2141 2300 00E4 1618 2141 2400 00E4 1618
65D0 162B 0200 0310 0303 0303 0C10 1010
0040 6900 FF7E 04E0 5605 6655 3003 0743
0000 0088 1F3F 6200 0000 0000 86A8 1000
0D0F AA00 0000 0000 0000 0000 FFFF FFFF
FFFF FFFF 0000 0000 0000 0000 0000 0000
0380 804B 0400 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0F00 0000 0000 0008 0000 0000 0000 0000
6941 2400 00ED 1510 6941 2500 00ED 1510
6941 2500 00ED 1510 6941 2600 00ED 1510
2141 2300 00ED 2720 2141 2400 00ED 2720
6941 2500 00ED 2618 2141 2600 00ED 2618
2141 2000 00ED 1618 2141 2100 00ED 1618
6941 2100 00ED 1618 2141 2200 00ED 1618
2141 2200 00ED 1618 2141 2300 00ED 1618
6941 2300 00ED 1510 6941 2400 00ED 1510
65D0 162B 0200 0310 0303 0303 0C10 1414
0040 6900 757E 04E0 5605 6655 3003 0743
0000 0077 1F3F 6200 0000 0000 86A8 1000
0D0C DD00 0000 0000 0000 0000 FFFF FFFF
FFFF FFFF 0000 0000 0000 0000 0000 0000
0380 804B 0400 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0F40 0000 0000 0008 0000 0000 0000 0000
D940 2400 00DB 1719 D940 2500 00DB 1719
D940 2500 00DB 1719 D940 2600 00DB 1719
D940 2300 00DB 2821 D940 2400 00DB 2821
D940 2500 00DB 2821 D940 2600 00DB 2821
D940 2000 00DB 1821 D940 2100 00DB 1821
D940 2100 00DB 1821 D940 2200 00DB 1821
D940 2400 02EB 1619 D940 2300 00DB 1719
D940 2300 00DB 1719 D940 2400 00DB 1719
65D0 162B 0200 0310 0303 0303 0C10 1414
0040 6900 757E 04E0 5605 6655 3003 0743
0000 0077 1F3F 6200 0000 0000 86A8 1000
0D0C DD00 0000 0000 0000 0000 FFFF FFFF
FFFF FFFF 0000 0000 0000 0000 0000 0000
0380 804B 0400 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0F00 0000 0000 0008 0000 0000 0000 0000
2141 2400 00E4 1618 2141 2500 00E4 1618
2141 2500 00E4 1618 2141 2600 00E4 1618
2141 2300 00E4 2720 2141 2400 00E4 2720
2141 2500 00E4 2618 2141 2600 00E4 2618
2141 2000 00E4 1618 2141 2100 00E4 1618
2141 2100 00E4 1618 2141 2200 00E4 1618
2141 2200 00E4 1618 2141 2300 00E4 1618
2141 2300 00E4 1618 2141 2400 00E4 1618
65D0 162B 0200 0310 0303 0303 0C10 0000
0000 6100 8E7E A4EA 0600 0000 3003 0743
0000 0000 1F3F 6200 0000 0000 86A8 1000
0D00 CCCC 0000 0000 0000 0000 FFFF FFFF
FFFF FFFF 0000 0000 0000 0000 0000 0000
0380 804B 0400 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0F00 0000 0000 0008 0000 0000 0000 0000
D948 2400 00DB 1719 D948 2500 00DB 1719
D948 2500 00DB 1719 D948 2600 00DB 1719
D948 2300 00DB 2821 D948 2400 00DB 2821
D948 2500 00DB 2821 D948 2600 00DB 2821
D948 2000 00DB 1821 D948 2100 00DB 1821
D948 2100 00DB 1821 D948 2200 00DB 1821
D948 2200 00DB 1819 D948 2300 00DB 1719
D948 2300 00DB 1719 D948 2400 00DB 1719
65D0 162B 0200 0310 0303 0303 0C10 0000
0000 6100 8E7E A4EA 0600 0000 3003 0743
0000 0000 1F3F 6200 0000 0000 86A8 1000
0D00 CCCC 0000 0000 0000 0000 FFFF FFFF
FFFF FFFF 0000 0000 0000 0000 0000 0000
0380 804B 0400 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0F00 0000 0000 0008 0000 0000 0000 0000
D948 2400 00DB 1719 D948 2500 00DB 1719
D948 2500 00DB 1719 D948 2600 00DB 1719
D948 2300 00DB 2821 D948 2400 00DB 2821
D948 2500 00DB 2821 D948 2600 00DB 2821
D948 2000 00DB 1821 D948 2100 00DB 1821
D948 2100 00DB 1821 D948 2200 00DB 1821
D948 2200 00DB 1819 D948 2300 00DB 1719
D948 2300 00DB 1719 D948 2400 00DB 1719
Ach krass... Das ist mir noch nie so aufgefallen. Allerdings nutze ich beim -E Deluxe eigentlich immer die 1013 als Basis. Eventuell hat Asus da in der 1011 rumgemurkst und das später in der 1012 und 1013 wieder entfernt?Bei dem BIOS A7N8X-E ist die Interface Option grau "show only" und die aggressive option in "optimal" umbenannt und deaktiviert.
NVIDIA has a BIOS that cleans up a lot of the "noise" and would allow some older boards to hit 400FSB. However, it is still up to the board maker if they are going to use that BIOS and validate their board for official 400FSB support. NVIDIA feels that the board makers will vary on their response to this. Aggressive companies such as ABIT will release the BIOS and state you can overclock on most of them and support it on others. More conservative companies - like Asus - will probably use the BIOS for stability, but will only certify the newest boards to support 400FSB officially or unofficially.
Version 1008
2004/06/18 374.88 KBytes
A7N8X Deluxe BIOS 1008 for PCB revision 1.04, and 1.06 only.
* Add boot option to select boot from SCSI or SATA.
* Update FSB400 romsip table.
Aus dem Gedächnis heraus müsste das Deluxe 2.00 BIOS das auch haben. Bin mir da aber nicht sicher.Ach krass... Das ist mir noch nie so aufgefallen. Allerdings nutze ich beim -E Deluxe eigentlich immer die 1013 als Basis. Eventuell hat Asus da in der 1011 rumgemurkst und das später in der 1012 und 1013 wieder entfernt?
Danke! Die Info macht sinn!Was das 1.04er Bios angeht, dazu findet sich bei CB folgendes:
Oha. Das würde erklären warum so wenige datasheets durchgesickert sind. Ich gehe jede Wette ein, dass die Hersteller nicht alle Infos hatten.Demnach ist es den Programmieren bei nVidia (denn nVidia programmiert aus Gründen der Geheimhaltung alle Bios für nForce 2 Platinen in Eigenregie) gelungen, sog. 'Rauschen' auf nForce 2 Platinen zu minimieren, sprich die Signale sauberer zu halten.
board: K7NF2-RAID
CPU: XP-M 2400+ @ Multi 9.0
RAM: 2x 256MB Hynix BT-D43 @2,5-4-4-8-13-16-3-4-4-4-3-4-5
Vdd: 1,60V board Standard
Vdimm: 2,7V
# | FSB speed | Interface | test FSB | SuperPI 1M | AIDA read | AIDA write | AIDA copy | AIDA latency | max FSB OC |
---|---|---|---|---|---|---|---|---|---|
1 | 133 MHz | optimal | 200 MHz | 54,422 s | 2884 MB/s | 2793 MB/s | 2763 MB/s | 93,2 ns | 217 MHz |
2 | 133 MHz | aggressive | 200 MHz | 54,093 s | 2989 MB/s | 3130 MB/s | 2914 MB/s | 93,4 ns | 216 MHz |
3 | 166 MHz | optimal | 200 MHz | 55,094 s | 2897 MB/s | 2784 MB/s | 2727 MB/s | 103,5 ns | 218 MHz |
4 | 166 MHz | aggressive | 200 MHz | 54,375 s | 2887 MB/s | 2792 MB/s | 2763 MB/s | 93,4 ns | 248 MHz |
5 | 200 MHz | optimal | 200 MHz | 55,469 s | 2898 MB/s | 2792 MB/s | 2712 MB/s | 103,3 ns | 258 MHz |
6 | 200 MHz | aggressive | 200 MHz | 54,406 s | 2884 MB/s | 2792 MB/s | 2770 MB/s | 93,2 ns | 223 MHz |
Die sips bestehen ja aus zwei Teilen. Dem ersten Teil, der für alle Multis gilt, und dem zweiten Teil, der für die einzelnen Multis eigene Timings hat. Der erste Teil betrifft meiner Meinung nach eher den MC Teil; der zweite Teil die CPU-FSB-Datenströme.
Bis dato war meine Meinung, dass die Übertaktbarkeit des front-side-busses hauptsächlich von dem ersten Teil der sips abhängt. Durch anpassen der Werte im ersten Teil (PCI register b0d0f0 68h und 6Bh) konnte ich bisher einen hohen FSB Takt erreichen. Unabhängig der Multi timings im zweiten Teil der sips. Die Multi timings dagegen entscheiden die Geschwigkeit des Systems (Daten-Durchsatz + Zugriffszeit?). Das ist letzendlich auch der Unterschied zwischen Interface Aggressive und Optimal. Hierbei werden nur andere Multi-timings gesetzt. Der erste Teil der sips ist meist bei optimal und aggressive gleich und unterscheiden sich nur bei den FSB Geschwindigkeiten.
Dass die 166MHz optimal sips schlecht takten könnte an den Multi timings liegen. Die fangen ja mit D961.... an. Alle D9xx timings sind langsam, so wie auch 200Mhz optimal.Sehr interessant, das sich zwischen den optimal/aggressive Tabellen so extreme Unterschiede ergeben. 200Mhz optimal ist ja schnarchlangsam, taktet dafür aber gut. Das wird wohl die Variante für Stabilität sein. Während 166 opt. ebenso langsam ist, aber zusätzlich schlecht taktet (WTF?).
Vorsicht. Wu hat die sips der NF2-166MHz Metallkappen benutzt, nicht der neueren 166MHz aggressive. Erkennbar an den 5en und 6en im ersten Teil der sips.Das 166 aggr. so gut geht hätte ich dagegen nicht erwartet, genau das hat Oskar bei DFI wohl auch entdeckt und deshalb diese Romsips als Basis genommen. Die Bandbreite/Latenz der 133 aggr. ist schon extrem gut, das fällt ebenfalls auf.
Testen sollte man das schon, wobei man sagen muss, dass wenn man diese 200MHz optimal sips schneller mach, auch gleichzeitig beim OC einbüßen muss. "Einfache" Merlin EB sips sind min. gleich schnell und übertakten dann besser. Stoff für einen Teil 2.An der Stelle frage ich mich nun, ob die 200 opt. eventuell als Basis für unsere weiteren Tests in Richtung 263+ geeignet sind?
Ich hab mir gerade nochmal die ÜBersicht zu den letzten 4 Stellen der Multi Tabellen angesehen. Es scheint so, dass nur SYSDCOUT, SYSDCIN und WRDATA DELAY in CPUCLK angegeben sind. WRTORD und RDTOWR nicht?! Wir nutzen derzeit hauptsächlich 1518, vielleicht müssen wir da mal 151D (WRTORD = 2 und RDTOWR = 2) testen? Mit 1518 wären beide 1.
Ah, Missverständnis meinerseits. DAS ist allerdings noch interessanter.Vorsicht. Wu hat die sips der NF2-166MHz Metallkappen benutzt,
6941
6961
2141
2149
2161
2169
D940
D948
D961
D968
6941 2300 00ED 2620 | ED55 FSB200 aggr 5x
D968 A5CA 02DB 1719 | DFI N24LDB24 FSB133 optimal 12.5x
Ja habe ich getestet. Manches geht, das meiste eher nicht. z.B: D948 und D940 kann man tauschen, ersteres ist minimal schneller. D941 war dann nicht möglich. Ansonsten war die Tauschaktionen eher mit einem nicht-boot Ergebnis gekrönt. Kombinationen zu testen ist seeeehr langwierig, bis man eine Kombination gefunden hat. Ich habe es schnell sein gelassen.Hattest du mal angetestet, ob man die beliebig kombinieren kann?
das stimmt. Man kann da auch recht schnell ermitteln, was los ist.Ich denke auch hier müssen testreihen her, die Stabilität und Performance systematisch durchgehen. So wie es aussieht ist AIDA und 1M dafür ein guter Indikator, heisst es geht schnell
Was die vier ersten Stellen angeht, die müsste man mit den uns bekannten Werten und mit genug Datenpunkten so auseinanderbasteln können, wie du es mit den letzten vier Stellen getan hast.
sip | in bits
===========================
6941 | 0110 1001 0100 0001
6961 | 0110 1001 0110 0001
2141 | 0010 0001 0100 0001
2149 | 0010 0001 0100 1001
2161 | 0010 0001 0110 0001
2169 | 0010 0001 0110 0001
D940 | 1101 1001 0100 0000
D948 | 1101 1001 0100 1000
D961 | 1101 1001 0110 0001
D968 | 1101 1001 0110 1000
sip | in bits
===========================
6941 | 0110 1001 0100 0001 aggressive
2141 | 0010 0001 0100 0001 optimal
Der Teufel steckt im Detail. Der Unterschied zwischen A [1010] und 2 [0010] ist die 1 vorne. Ansonsten könnte die 0 auch eine Art Auto Wert sein.Die andere Sache wäre der Rest der Romsips. Es gibt echt komischen Kram, bei dem es eine gute Frage ist, warum unsere ED55 sips dort nichts stehen haben... Hier mal beispielhaft das "CA02" mitten drin:
Genau das wäre meine Strategie. Wenn wir ausreichend viele Romsips finden, die sich sehr ähnlich sind, dann können wir daraus hoffentlich Gruppen aus Bytes ableiten.Vergleicht man die sips aus 133MHz agg / opt, so stellt man fest, der Unterschied ist im ersten Byte 69 vs 21
Gut beobachtet, ich schließe mich deiner Vermutung an. Und darüber hinaus könnten die zwei Bits links daneben zum SysDcOutDly gehören. Wir haben in den Romsips entweder 2?h (0010 ????b) oder A?h (1010 ????b). Eventuell gehört das erste Bit dieser Folge noch zu den ersten vier Bytes dazu. Also so:6941 2300 00ED 2620 --> 3= SysDcDelay?
69 41 23 0000ED2620
01101001 010000010 0100011
69 61 A3 3A02ED1510
01101001 011000011 0100011
SysDCOut Delay haben wir doch schon auf die 1518 ermittelt, siehe #6.764Gut beobachtet, ich schließe mich deiner Vermutung an. Und darüber hinaus könnten die zwei Bits links daneben zum SysDcOutDly gehören. Wir haben in den Romsips entweder 2?h (0010 ????b) oder A?h (1010 ????b). Eventuell gehört das erste Bit dieser Folge noch zu den ersten vier Bytes dazu. Also so:
Ich blicke ehrlich gesagt bei den ganzen delays nicht durch. Das datasheet ist auch nicht immer schlüssig aufgebaut. Teilweise sind darin noch Multis 3.0-4,5 noch drin, die später dann gestrichen wurden.Generell scheint AMD einiges an Delays vorgesehen zu haben, damit die Daten passend gelesen werden können. Und das sowohl in der Cpu als auch in der Nb. Und wenn ich das richtig verstehe, dann gibt es Delays, die für das verzögerte Senden von Daten zuständig sind als auch solche, die das verzögerte Empfanden kompensieren. Das alles sollte die Effizienz der Datenübertragung auf dem Bus beeinflussen und damit (auch) die Latenz zum Ram. Dadurch das Sockel A den Flaschenhals immer am FSB hat sehen wir das direkt in AIDA.
404 Kein Plan von. Klingt aber plausibel .An dieser Stelle glaube ich, das man mit einem Logic Analyzer den SIP Bus bei Reset des Systems mitschneiden muss, um das gesichert zu ermitteln. AMD hat in der Bus Specification ja die 32 Bits aufgeschlüsselt, die beim Systemstart übertragen werden müssen.
Der Vorteil am ersten Teil der sips ist ja, das wir viel von Windows aus testen können. Eine Aufschlüsselung könnte tatsächlich helfen.Insbesondere die obere Hälfte der Sips verursacht bei mir immer wieder Kopfschmerzen 🙈 Wird mal Zeit für ein großes Diagramm wo alles aufgedröselt ist.
Danke. Ich versuche den sip Post aktuel zu halten, damit man das auch an einem Punkt wieder findet.Der in deiner Sig verlinkte Post ist dafür Super geeignet und hilft mir regelmäßig weiter 👍
Wäre ein guter Punkt für einen Teil2 der Tests. Ich schau mal, ob ich das schaffe. Da durch das Tauschen der ersten Hälfte die SYSDC Werte angepasst werden müssen, wird das Ganze etwas dauern. Parallel dazu könnte man die Ergebnisse mit dem ersten Teil auf der Vorseit vergleichen. Bandbreite, Geschwindigkeit, OC....Was wir dennoch tun können ist die erste Hälfte der Multi Tabellen gegeneinander zu testen, um die Auswirkungen zu ermitteln und daraus ggf Einflüsse auf Bandbreite und Stabilität abzuleiten.