digitalbath
Mr. Oldschool-Bios
@WMDK danke.
An der Speicherbandbreite ändert sich durch die Optimierung nichts. Die wenigen MBs mehr kommen nur durch die alpha timings. Warum superpi und Quake auf die Optimierung reagieren, aber 3DMark nicht, weiß ich leider nicht. Die Speicherbandbreite hängt von den Multi-Tabellen im zweiten Teil der romsips ab. Der Test oben wurde ja mit den originalen romsips und Interface optimal gemacht.
Die Multi-Zeile sieht bei 200MHz so aus:
Interface optimal : D948 2100 00DB 1821
Interface aggressive: 2141 2100 00E4 1618
DB hat die geringste Speicherbandbreite, die ich kenne. Das sieht man auch im Screenshot. Schreibperformance ist hier bei FSB260 fast auf FSB200 Niveau, Leseperformance ist so wie sie soll.
Wenn ich beim Test Interface aggressive gewählt hätte, wäre die Speicherbandbreite besser, weil hier ande Multi Timings (E4) zum Einsatz kommen.
Was der erste Teil der romsips genau bewirkt, weiß ich nicht. Soweit ich bisher festgestellt habe, hängen die optimierten Werte von den Multi-tabellen aus dem zweiten Teil, von dem verwendeten Speicher und den verwendeten Timings des Speichers ab. Bedeutet, Interface optimal hat andere Werte wie aggressive, 2-2-2-5 hat andere Werte wie 3-4-4-8, Winbond anders als Hynix.
Ich vermute, die Optimierung verbessert die Kommunikation zwischen Speicher und Chipsatz. Anscheinend hat das auch Auswirkungen auf die Stabilität des Systems.
Vielleicht kann man ein Muster erkennen, wenn man mehr Daten dazu sammelt.
@all
Wie gut gehen die Samsung UCCC Riegel auf dem nForce2? Gibt es da Erfahrungswerte?
Bisher krücken diese 2x512(SS) Riegel auf meinem ASUS A7N8X-E eher herum, als wirklich Resutate zu bringen.
An der Speicherbandbreite ändert sich durch die Optimierung nichts. Die wenigen MBs mehr kommen nur durch die alpha timings. Warum superpi und Quake auf die Optimierung reagieren, aber 3DMark nicht, weiß ich leider nicht. Die Speicherbandbreite hängt von den Multi-Tabellen im zweiten Teil der romsips ab. Der Test oben wurde ja mit den originalen romsips und Interface optimal gemacht.
Die Multi-Zeile sieht bei 200MHz so aus:
Interface optimal : D948 2100 00DB 1821
Interface aggressive: 2141 2100 00E4 1618
DB hat die geringste Speicherbandbreite, die ich kenne. Das sieht man auch im Screenshot. Schreibperformance ist hier bei FSB260 fast auf FSB200 Niveau, Leseperformance ist so wie sie soll.
Wenn ich beim Test Interface aggressive gewählt hätte, wäre die Speicherbandbreite besser, weil hier ande Multi Timings (E4) zum Einsatz kommen.
Was der erste Teil der romsips genau bewirkt, weiß ich nicht. Soweit ich bisher festgestellt habe, hängen die optimierten Werte von den Multi-tabellen aus dem zweiten Teil, von dem verwendeten Speicher und den verwendeten Timings des Speichers ab. Bedeutet, Interface optimal hat andere Werte wie aggressive, 2-2-2-5 hat andere Werte wie 3-4-4-8, Winbond anders als Hynix.
Ich vermute, die Optimierung verbessert die Kommunikation zwischen Speicher und Chipsatz. Anscheinend hat das auch Auswirkungen auf die Stabilität des Systems.
Vielleicht kann man ein Muster erkennen, wenn man mehr Daten dazu sammelt.
@all
Wie gut gehen die Samsung UCCC Riegel auf dem nForce2? Gibt es da Erfahrungswerte?
Bisher krücken diese 2x512(SS) Riegel auf meinem ASUS A7N8X-E eher herum, als wirklich Resutate zu bringen.
