Thin Films
Das Modul "Thin Films" ist hauptsächlich für die Herstellung von Schichten verantwortlich, die zur "Verdrahtung" der Transistoren in den mikroelektronischen Schaltkreisen (z. B. Mikroprozessoren) erforderlich sind. Diese abwechselnd elektrisch leitfähigen und isolierenden Zwischenschichten werden sowohl durch physikalische als auch chemische Methoden ganzflächig auf dem Wafer abgeschieden.
Leitfähige Schichten werden bevorzugt durch das sog. Sputtern oder Physical Vapour Deposition (PVD) hergestellt. Dabei wird ein Target mit Ionen beschossen. Dies führt zum Herausschlagen von Metallatomen, z.B. Kupfer oder Aluminium aus dem Target, die sich anschließend auf dem Wafer ablagern und die leitfähige Schicht bilden.
Bei den chemischen Methoden, auch Chemical Vapor Deposition oder CVD genannt, reagieren verschiedene Gase an bzw. mit der Waferoberfläche und bilden dabei die benötigten Isolations- oder leitfähigen Schichten. Gesteuert werden diese Prozesse u.a. durch Druck und Gasfluss sowie Temperatur- und Plasmabedingungen.
Weitere Schichtabscheidungen finden auch in den Modulen "Diffusion/Implant /RTA" sowie "CMP/Cu" statt.
Litho
Die Weiterbearbeitung der Wafer nach solchen ganzflächigen Schichtabscheidungen macht es erforderlich, die dafür vorgesehenen Oberflächenbereiche von den anderen Gebieten zu selektieren.
Hierfür werden die Wafer zunächst mit einer lichtempfindlichen Schicht (Fotolack) versehen. Durch einen nun folgenden lichtoptischen Prozess, der den aus der Fotografie bekannten Vorgängen entspricht, wird eine Chrom-Glas-Maske, die die künftigen Chipstrukturen enthält, Chip für Chip in den Fotolack belichtet. Der Fotolack ist für die übliche Weisslichtbeleuchtung empfindlich und würde unter diesen Lichtverhältnissen gleichfalls belichtet. Zum Schutz der lichtempfindlichen Fotoschicht wird im Modul Litho Gelblicht zur Arbeitsplatzbeleuchtung eingesetzt. Nach der "Lackentwicklung" geben die nun auf dem Wafer befindlichen Lackmasken diverse Bereiche der darunter liegenden Schicht zur Weiterbearbeitung frei, bzw. decken andere ab.
Solche Weiterbearbeitungen sind in aller Regel entweder das Entfernen dieses Materials an den mit der Lackmaske bestimmten Stellen, damit z. B. elektrisch leitende Bahnen entstehen können (Modul "Ätzen / Etch"), oder die Erzeugung bestimmter elektrischer Leitfähigkeiten beispielsweise für Implantationen an bestimmten Stellen (Modul "Diffusion / Implantation / RTA").
Diffusion/ Implantation
Zielstellung in diesem Fertigungsabschnitt ist es, die erforderliche gute elektrische Leitfähigkeit bestimmter halbleitender Bereiche wie Source und Drain-Gebiete des Transistors durch den Einbau von Dotierstoffen in den Wafer ("Implantation") zu erreichen. Dieses erfolgt durch hochenergetischen Beschuss mit Ionen. Im Anschluss daran müssen die Dotierstoffe noch durch thermische Ausheilung elektrisch aktiviert werden. Ferner werden hierbei auch gleichzeitig eventuelle Bestrahlungschäden des Siliziums durch den Ionenbeschuss ausgeheilt, was allerdings relativ schnell geschehen muß, damit eine unerwünschte Ausdiffusion der Dotierstoffe vermieden werden kann ("RTA" = Rapid Thermal Annealing).
Wie bereits bei Thin Films erwähnt, werden im Bereich Diffusion/Implantation/RTA aber auch leitende und nichtleitende Schichten erzeugt, insbesondere das sog. Gate Oxid durch thermische Oxidation, sowie das eigentliche Polysilizium Gate über einen LPCVD - Prozeß . Damit sind auch die wesentlichsten Prozeßschritte bei der Herstellung von Transistoren beschrieben ("Front End of Line" = FEOL).
Ätzen/ Etch
Zielstellung in diesem Fertigungsabschnitt ist es, Material aus einer zuvor auf der Waferoberfläche ganzflächig erzeugten Schicht nur an den durch die Lackmasken definierten Stellen zu entfernen. Das wird notwendig, um die eigentlichen Schaltkreisstrukturen, bzw. -elemente wie Transistoren, Kontakte und Leitbahnen aus diesen Schichten unterschiedlichen Materials zu erzeugen, bzw. schrittweise daraus aufzubauen.
Für diese Fertigungsabschnitte werden heute ausnahmslos Trockenätzprozesse eingesetzt, deren Hauptwirkprinzipien entweder physikalischer Natur (Absputtern / Zerstäuben des Materials mittels Ionen), chemischer Natur (hoch reaktive Gase erzeugen im energetisch stark angeregten Zustand als Plasma mit dem zu entfernenden Material gasförmige, leicht flüchtige Reaktionsprodukte), oder eine Kombination aus beiden sind. Über die Plasmaparameter wie Energie, Frequenz, Geometrie des Reaktors, die Gaszusammensetzung und weitere Reaktionsbedingungen wie z. B. Druck und Temperatur, können die Ätzgeschwindigkeit, Materialselektivität sowie die Richtung des Ätzabtrages (Isotropie) gesteuert werden.
Die bekannten naßchemischen Verfahren mittels spezieller Ätzflüssigkeiten (z.B. Flußsäure) werden heute nicht mehr zur eigentlichen Strukturübertragung, sondern nur noch zu sog. Feinreinigungszwecken eingesetzt.
Chemisch-Mechanisches Polieren und Cu-Galvanik (CMP/Cu)
Der Bereich CMP umfasst zwei unterschiedliche Prinzipien:
1. Planarisieren
Das sich oft wiederholende Aufbringen und Strukturieren der verschiedensten Schichten während der gesamten Schaltkreisherstellung führt zur zunehmenden Ausbildung einer Topographie auf der Waferoberfläche, die ein wiederholtes Aufbelichten von Strukturen im Modul "Litho" nicht mehr mit der erforderlichen hohen Präzision gestatten würde. Aus diesem Grunde sind im Fertigungsprozess mehrere Polierschritte vorgesehen, bei denen durch sowohl chemischen-, als auch mechanischen Materialabtrag (Ätzen bzw. Schleifen), die Waferoberfläche wieder planarisiert wird.
2. Erzeugen und Strukturieren von Metallbahnen und -Verbindungen (Damascene)
Wie bereits bei Thin Films erwähnt, werden im Modul CMP / Cu aber auch weitere notwendige Schichten erzeugt - insbesondere entsteht hier durch elektrogalvanische Abscheidung die Kupfermehrlagenmetallisierung der sogenannten Schaltkreisverdrahtung.
Schließlich werden in CMP noch aus dieser Metallisierung mit einem dem Tiefdruckverfahren der Druckgraphik ähnlichen Prozess, die den elektrischen Strom führenden Leiterbahnen erzeugt.
Hierfür wird Metall in geätzte Strukturen eingebracht. Das überstehende Material wird zurückpoliert und auf diese Weise abgetragen. So wird eine elektrische Leiterbahn erzeugt, die anders nur schwer oder gar nicht strukturiert werden könnte ("Damascene Prozess").
Damit sind auch die wesentlichen Prozessschritte bei der Herstellung von mikroelektronischen Bauelementen beschrieben, die nach dem Transistoraufbau folgen ("Back End of Line" = BEOL).
Controlled Collapsed Chip Connection (C4)
Nach dem Abschluss der gesamten Chipherstellung auf dem Wafer müssen die einzelnen Chips für die spätere Verbindung mit dem Gehäuse vorbereitet werden. Während bei ICs mit einer niedrigen Anzahl von Anschlüssen in der Industrie immer noch die sog. Wirebond Technik eingesetzt wird, um den Chip mit den Aussenanschlusspins zu verbinden, wird bei ICs mit vielen I/Os (Anzahl der Ein- und Ausgangssignale und somit Anschlusspins) die mehr und mehr verbreitete Flip-Chip-Technologie verwendet.
Beim Flip-Chip Verfahren wird der Chip mit der Vorderseite auf seinen Träger und somit auf das Gehäuse aufgebracht. Beim Flip Chip / C4-Verfahren werden zur Vorbereitung des Chips auf den Anschlusspads sog. Bumps aufgebracht. Bei den Bumps handelt es sich um kleine Lötkugeln, die auf der gesamten Chip Fläche verteilt werden können und später die elektrische Verbindung zwischen Chip und Gehäuse gewährleisten.
Contamination Free Manufacturing (CFM)
Qualitätssicherung und -kontrolle ist während des Herstellungsprozesses moderner Halbleiterbauelemente ein wichtiger Faktor für eine kontinuierlich hohe Ausbeute (Yield). Systematische Abweichungen von Prozessparametern, die grossflächig auf dem Wafer auftreten, sind mit wenigen Messstellen zu erfassen. Lokale Defekte hingegen sind nur durch Überprüfung der gesamten Waferoberfläche sicher nachweisbar.
Die Abteilung Contamination Free Manufacturing (CFM) realisiert mit überwiegend lichtoptischen Nachweismethoden (Laserstreuung mit anschließender Bildverarbeitung) eine schnelle und zerstörungsfreie Inspektion zum Auffinden dieser Defekte. Auf die Identifikation der Defekte folgt deren Klassifizierung mit ebenso Licht- oder Rasterelektronenmikroskopen. Dies vermittelt Informationen zu Häufigkeit und Verteilung von Defekten auf dem Wafer sowie weitere Hinweise zur Defektursache im bisher abgelaufenen Herstellungsprozess. Das frühzeitige Erkennen von Defektquellen und deren schnelle Beseitigung ist dabei die Hauptaufgabe von CFM und den CFM-Ingenieuren in den Herstellungsmodulen. Eine enge Zusammenarbeit mit Fab 30 Process Integration und den Prozessingenieuren ist hierbei Voraussetzung für erfolgreiches Arbeiten.
theoretisch.
).
