Werbung
Architektur: QPI - der neue Bus
Intels Front-Side-Bus ist in die Jahre gekommen, deshalb schwenkte Intel beim Bloomfield auf einen neuen Bus um. Dies geschieht nicht ohne Grund: Im Desktop-Bereich mag der FSB mit seinen aufgebohrten 1600 MHz und 12,8 GB/s Übertragungsrate noch ausgereicht haben, bei Dual-Prozessor-Maschinen und Servern teilen sich aber mehrere Prozessoren die Bandbreite des FSBs bei Zugriffen auf den Speicher und den Cache des fremden Prozessors. Hier war das Phenom- und Athlon-64-Design mit AMDs Hypertransport-Bus in der Vergangenheit überlegen, aufgrund der NUMA-Architektur konnte AMD gerade im Serverbereich Marktanteile gewinnen.
Intel entlastet nun durch zwei maßgebliche Änderungen das Nadelöhr Richtung Northbridge: Der Speichercontroller wandert in die CPU, weiterhin bohrt man den I/O-Bus auf. Statt des bis zu 12,8 GB/s schnellen FSBs (bei 1600 MHz) kommt eine Point-to-Point-Verbindung mit 12,8 GB/s zum Einsatz, bei der die Daten aber bidirektional gesendet und empfangen werden können. Insgesamt stehen also 25,6 GB/s pro Link zur Verfügung. Zukünftig möchte Intel auch den QPI-Link durch Takterhöhung noch beschleunigen. Per Overclocking ist das schon heute möglich.
Gerade bei Mehrsockel-Systemen bietet Intel aber mehrere QPI-Links pro Prozessor. Durch diese QPI-Links können auch Prozessoren miteinander kommunizieren. Mit dieser Architektur ist es auch möglich, auf den Arbeitsspeicher des anderen Prozessors in hoher Geschwindigkeit zuzugreifen. Diese so genannte Non-Uniform-Memory-Access-Architektur (NUMA) ähnelt der AMD-Implementierung im Serverbereich. Intel gibt dabei an, dass für einen Prozessor der Speicherzugriff auf den eigenen Speicher zwar durch die hohe Bandbreite und niedrige Latenzzeit zu empfehlen ist, der so genannte „Remote-Speicher“, also der Speicher eines anderen Prozessors, sei jedoch von der Performance her mit einer ähnlichen Latenzzeit zu erreichen wie bei einem Harpertown-System mit einem FSB von 1600 MHz.
Beim Lynnfield findet man den QPI-Takt allerdings nur für interne Zwecke, da er keinen QPI-Controller besitzt, um ihn mit mehreren Prozessoren zu koppeln. Der QPI-Controller bindet vermutlich nur intern den DMI- und PCIe-Controller an.
Architektur: DMI-Controller
Auch die bisherigen Intel-Plattformen besaßen einen DMI-Controller, allerdings nicht in der CPU, sondern in der Northbridge. Das Direct-Media-Interface (DMI) war bislang dafür verantwortlich, die Northbridge mit der Southbridge zu verbinden. Letztendlich hat sich daran nichts geändert, nur ist die Northbridge jetzt ein Teil der CPU - aus diesem Grund befindet sich in ihr auch ein Direct-Media-Interface zur Anbindung des Platform Controller Hubs P55. Auch die Bandbreiten sind im Vergleich zum X58 und den direkten Vorgänger-Chipsätzen nicht verändert worden.
Architektur: PCIe-Controller
Bislang hatte die Northbridge neben Management-Funktionen die Aufgabe, die Southbridge und die PCI-Express-Karten anzubinden. Der PCIe-Controller ist nun ebenso in die CPU gewandert. Intel bietet hier 16 Lanes nach PCIe-2.0-Standard, die auf zwei x8-Lanes aufgesplittet werden können, um CrossFire- oder SLI-Systeme aufsetzen zu können. Sobald eine Grafikkarte oder eine Erweiterungskarte im zweiten Slot betrieben wird, läuft der erste Slot nur noch mit x8-Lanes.
Weitere PCIe-Lanes besitzt der Platform Controller Hub (PCH), die zwar auch dem PCIe-2.0-Standard entsprechen, aber nur mit halber Bandbreite angebunden sind. Entsprechende 3-Way-SLI-Konfigurationen wären theoretisch also auch möglich, jedoch entsteht hier ein Flaschenhals an der dritten Karte, die über den PCH angebunden ist. Derartige Kombinationen sind also in dieser Art und Weise nicht empfehlenswert, hier ist der X58-Chipsatz und der Bloomfield als Prozessor einzusetzen.