Nahezu alle Details bekannt: Ryzen 9000 alias Granite Ridge manifestiert sich

Thread Starter
Mitglied seit
06.03.2017
Beiträge
114.147
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
News-Update:

"Der X-Nutzer Everest gehört mit zu den Leakern und hat eine Folie entdecken können, die den Performance-Vergleich im Single-Threading zwischen Zen 4 (Ryzen 7000) und Zen 5 (Granite Ridge) aufzeigt. In beiden Fällen arbeiteten die Acht-Kern-Prozessoren mit einer statischen Taktfrequenz von 5 GHz und einige Benchmarks wurden durchlaufen, darunter CPU-Z, Cinebench R24, Counter-Strike 2, oder auch Fortnite. Während es mit CPU-Z keinen Unterschied gab, sollen alle anderen Vergleiche bei genau 5% gelegen haben.

So richtig glaubhaft kommt das für uns allerdings nicht rüber und die seriösen Tests werden aufzeigen müssen, ob an dieser Werten wirklich etwas dran ist."
 
Also beim RAM gibt es ja anscheinend nur den kleinen Schritt von DDR5-5200 auf DDR5-5600. Wenn AMD auf 6400 gegangen wäre könnte man mehr erwarten aber abseits von AVX512 wird es wohl keinen großen Schritt geben.

Dazu noch etwas verbesserte Effizienz und fertig.
 
ich hätte ja wenigstens DDR5 6000MT/s als default RAM Takt erwartet

zwischen Zen4 5200MT/s und dann Zen5 5600MT/s ist jetzt nicht so der große Unterschied ^^
 
War dieser "Leak" jetzt wirklich ein Update wert? :rolleyes:

Hier hat doch jemand ganz klar die Folie vom Zen 4 Launch als Basis für eine Eigenkreation genutzt. Optisch ganz gut gemacht, obwohl man im direkten Vergleich mit der Zen 4 AMD Folie natürlich schon viele optische Abweichung erkennt, die AMD wahrscheinlich nie so in eine Folie packen würde.

Aber selbst wenn man es nicht an der Optik erkennt: Die Werte machen in ihrer Verteilung Null Sinn, die Endnote hat die gleiche Nummer wie bei Zen 4 (RPL-005 zu GNR-005), und von der Überschrift reden wir besser gar nicht.
 
@FM4E

5% IPC-Steigerung wären jetzt für eine neue Architektur auch nicht der Brüller....
Aber vielleicht lag das Hauptaugenmerkt auch auf anderen Entwicklungen wie KI.
Als positiv sehe ich an, daß der 12-Kerner nach wie vor mit 120W TDP klassifiziert wird. Klar, daß er unter Last mehr verbraucht, aber der 400-Watt-Irrsinn, den Intel veranstaltet, zieht bei AMD schon mal nicht ein.
(y) (y) (y)
 
Zuletzt bearbeitet:
Zuletzt bearbeitet:
News-Update:

"Anhand eines offenbar gefakten ZenTimings-Screenshots wurden die DRAM-Werte mit dem Ryzen 9 9950X ausgelesen, der auf dem ASUS ROG Crosshair X670E Gene (Hardwareluxx-Test) platziert wurde. Als BIOS wurde die Test-Version 2101 verwendet, die AGESA ComboAM5PI 1.1.8.0 beinhaltet und offiziell mit den Ryzen-9000-Prozessoren kompatibel ist.

Der vorhandene DDR5-Arbeitsspeicher verrichtete seine Arbeit mit 8.400 MT/s (DDR5-8400) bei sehr straffen CL34 und den restlichen, primären Latenzen mit 48. Der FCLK (Infinity-Fabric) stand bei ziemlich hohen 2.800 MHz, wobei das Optimum mit den Ryzen-9000-Prozessoren bei 2.400 MHz liegen soll. Bei der hohen RAM-Taktfrequenz reichte es allerdings nicht für einen synchronen Betrieb zwischen dem IMC (UCLK) und dem Arbeitsspeicher selbst (MCLK). Das 1:2-Verhältnis war aktiv. Dennoch würde der hohe RAM-Takt das Misverhältnis ausgleichen können.

Dieser Screenshot sollte nicht all zu ernst genommen werden.

Wir danken unserem Community-Mitglied lordberti für den Hinweis!"

Das vorherige Update wurde entfernt.
 
Falls du das auf den Ryzen 9 7900X beziehst, der hat eine TDP von 170W.
Oops!

Da hab ich jetzt nur den 7900X3D in der Tabelle gesehen. Und der hat ja 120W. Bei geringerem Basistakt - dafür erheblich mehr Cache.

Das läßt demzufolge sogar auf eine Verbesserung der Effizienz hoffen. Die vielleicht auch nötig war, da der AM5 wohl eine gewisse Grenze bei der Stromversorgung hat, und den neuen 9900X ja auch verkraften muß.
 
Der Cpu-Z benchmark nutzt nur SSE.

Es gibt in Cpu-Z nur eine beta Version des Benchmarks zur Auswahl die AVX2 nutzt. AVX512 wird aber nicht genutzt.

Anwendungen wie z.b. Linpack, Y-Cruncher, x265 nutzen AVX512. Wie viel AVX512 aber überhaupt an mehr Leistung in verschiedenen Anwendungen bringt müsste man sich ansehen.
 
Apropos CPU-Z. Da wird es mal langsam Zeit, dass da eine neue Version kommt. Seit der Version 2.08 ist der Fehler enthalten, dass bei einem AM5-System beim Arbeitsspeicher nur 2x 32-Bit angezeigt werden, anstatt 4x 32-Bit. Den Fehler habe ich schon mehrmals gemeldet, aber irgendwie tut sich da nichts mehr.
 
aber der 400-Watt-Irrsinn, den Intel veranstaltet
Das nicht Intel sondern die Mainboardhersteller mit ihrem massiven Übertakten der CPUs schon Default Einstellung diesen Wahnsinn betreiben, sollte so langsam mal jeder mitbekommen haben. Damit sollte dann aber hoffentlich bald Schluss sein, denn Intel auf die Mainboardhersteller aufgefordert bis gestern BIOS Update zu bringen bei denen dann per Default die Intel Vorgaben eingehalten werden, was bei den KS dann maximal 320W (Extreme Config) bedeutet und wer ein anderen Profile mit Übertaktung wählt, dem wird dann ein Hinweis gezeigt, dass dies auf eigene Verantwortung passiert und es ggf. mit Probleme mit der Stabilität geben kann.
 
PCIE 5.0 auf dem ersten PCIE Slot ist Pflicht um die Idioten zu befriedigen. :ROFLMAO:

Dagegen spricht auf 16 Lanes eine 4090:
5.0 100%
4.0 100%
3.0 98,5%
 
PCIE 5.0 auf dem ersten PCIE Slot ist Pflicht um die Idioten zu befriedigen. :ROFLMAO:

Dagegen spricht auf 16 Lanes eine 4090:
5.0 100%
4.0 100%
3.0 98,5%
Kennst du das Henne EI Prinzip?
Wenn PCI5.X flächendeckend verfügbar wird würde es sich lohnen andere Technologien sinnvoll zu adaptieren.
Das hilft auch die Preise zu senken in dem PCI5 Standard wird.

Damals hätte PCI4/5 der Radeon VII geholfen mit ihrem HBM Layout.
 
Außerdem sehen wir in Zukunft vllt noch mehr grakas deren interface beschnitten wird. Da könnte pcie5 schon ein wenig mehr jucken. Aber das ist hockuspockus bis nicht irgendwas am Markt ist.
Wenn Sie den Idle verbrauch deutlich senken würde mich das zumindest mehr locken als ein paar Prozente Performance. Bin aber nach 15(?) Jahren Intel wieder mal sehr zufrieden mit meiner amd Plattform. Die Temps könnte etwas netter sein, aber wenn es mich jucken würde käme halt die Kappe ab.
 
Kennst du das Henne EI Prinzip?
Wenn PCI5.X flächendeckend verfügbar wird würde es sich lohnen andere Technologien sinnvoll zu adaptieren.
Ist ja immer so. Wenn der Standard da ist, wird er bedient.
Hab neulich einen mini-PC gekauft und eine PCIe-3.0-SSD erwartet. Jedenfalls ergab das Googlen nach dem Namen der SSD (Phison) diesen Standard. Als der PC dann lief, ergab Crystaldisk Info, daß sie nach PCIe 4.0x4 läuft.
 
Nun mit AM5 800 kommt überall PCI-E 5.0 x16. Natürlich beim A840 Brett nicht, so wie es wohl auch beim Intel H810 sein wird. 840 liest sich hochwertiger, also immer AM5 kaufen. :d
 
Zuletzt bearbeitet:
Geht das überhaupt? Also wenn von der CPU Pcie-5.0x16 anliegt, auf dem Bord nur 4.0 freizugeben? Gerade die einfachen Chipsätze haben doch gar keine eigenen Controller, sondern leiten nur die Lanes der CPU durch?
 
Nun mit AM5 800 kommt überall PCI-E 5.0 x16. Natürlich beim A840 Brett nicht, so wie es wohl auch beim Intel A810 sein wird. 840 liest sich hochwertiger, also immer AM5 kaufen. :d
B840 und H810. ;)
Geht das überhaupt? Also wenn von der CPU Pcie-5.0x16 anliegt, auf dem Bord nur 4.0 freizugeben? Gerade die einfachen Chipsätze haben doch gar keine eigenen Controller, sondern leiten nur die Lanes der CPU durch?
Na klar geht das. Wird doch bei den B650- und A620-Boards auch schon so gemacht, Die Chipsätze haben mit den Lanes von der CPU nichts zu tun und die Chipsätze selbst wissen von PCIe 5.0 nichts.
 
Wie alle Gamer immer so denken, dass die neuen PCIe Standards für sie entwickelt wurden...

Ihr bekommt nur den "Industrieabfall" und könnt zufälligerweise damit zocken.
 
Und diese werden als PCI-E 4.0 am Slot ausgelegt beim 620/840
4 weitere 5.0 Lanes werden M.2 Gen4 und weitere 4 5.0 Lanes von den 24 Lanes, werden M.2 Gen3.
Die Chipsätze selber können maximal 12 Gen4 Lanes und diese gibt es beim 620/840 Chip nicht.


Und mein 7600 ist der Abfall vom Abfall :-)
Ob Abfall oder nicht, die Hauptsache es erfüllt seinen Zweck.

Übrigens: Viele Lebensmittel werden mit "Abfall" hergestellt.
 
Na klar geht das. Wird doch bei den B650- und A620-Boards auch schon so gemacht, Die Chipsätze haben mit den Lanes von der CPU nichts zu tun und die Chipsätze selbst wissen von PCIe 5.0 nichts.
Und bei den X670 ohne E ebenso, nicht zu vergessen, das war ja der Mist. Gerade Gigabyte hat sich den Gen5x16 für die absoluten Topboards aufgespart und schiebt erst jetzt langsame günstigere Modelle nach. Ich weiss nicht genau, welche Bauteile darüber bestimmen, ob ein Port PCIe5.0 auch wirklich umsetzt, mir schwebt aber z.B. der Begriff Retimer im Kopf, aber auch IC-Switches, wenn sich mehere Slots und Ports die Lanes teilen.
So war es z.B. bei S.1155, als kurz vor Release von Ivy Bridge und den 700er-Chipsätzen nochmal neue Revisionen vieler 600er-Boards, insbesondere mit Z680 erschienen, die neue, PCIe3.0-fähige IC-Switches für die x16-Slots hatten. Die alten Revisionen konnten dann auch mit Ivy Bridge nur PCIe2.0 umsetzen, Boards mit nur einem x16 waren davon aber nicht betroffen.
Anders die AM4-Boards mit 300 und 400er-Chipsätzen, die mit den ersten Zen2-fähigen BIOS-Versionen noch PCIe4.0 möglich auf den an der CPU hängenden Slots möglich machten, was AMD aber angeblich zu unsicher war. Bei Intels S.1200 waren dagegen viele Z490-Boards von Anfang an für PCIe4.0 vorbereitet, dass es aber erst später mit Rocket Lake gab.
Und diese werden als PCI-E 4.0 am Slot ausgelegt beim 620/840
4 weitere 5.0 Lanes werden M.2 Gen4 und weitere 4 5.0 Lanes von den 24 Lanes, werden M.2 Gen3.
Die Chipsätze selber können maximal 12 Gen4 Lanes und diese gibt es beim 620/840 Chip nicht.
Ich habe noch kein AM5-Board gesehen, bei dem Lanes von der CPU als M.2 Gen3 ausgegeben werden. In geschätzt 95% der Fälle gib es zwei M.2 von der CPU, bei X670(E) und B650E immer, bei B650 meist einer Gen5, der zweite selten Gen5, sonst immer Gen4. Nur sehr selten werden diese Lanes für etwas anderes genutzt, bei den 800er aber wohl für den ASM4242.

Gen3-Lanes kommen nur von den Chipsätzen, nämlich 4 Lanes Gen3 pro PM21-Chip. Diese sollen für LAN, WiFi und SATA genutzt werden, offenbar können aber auch die je 8 Gen4-Lanes für SATA genutzt werden. Dass viele Boards einen M.2 Gen3 haben, der mit 2-4 SATA-Ports shared ist, erscheint mir ziemlich blödsinnig, liegt aber evtl. daran, dass man möglichst viel M.2 bieten will. Dieser M.2 kann dann auch meist als einziger SATA-SSD aufnehmen.
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh