AMD soll Ryzen 7 2800X mit 10 Kernen in Vorbereitung haben

[Elistaer]

Die Neuen APUs sollen dieses Jahr in 7nm kommen.

Theoretisch könnte es einen 10C Ryzen geben der die anfänglichen 7nm test producte beinhaltet um keine zu großen Verluste zu erhalten, die 10C könnten sich aus 2 6c CCX ableiten bei dem je 1 Kern abgeschaltet wurde, der R5 hat ja auch je CCX 3C/6T was zusammen 6C/12T ergibt.

Das man bei CB gut solche Tests fälschen kann ist etwas anderes das dem ganzen eine andere Sichtweise aufdrückt.

Gesendet von meinem RNE-L21 mit Tapatalk

 

[Gamerkind]

Die Neuen APUs sollen dieses Jahr in 7nm kommen.

Wer hat dir das eingeredet?
2018 kommt nur Vega in 7nm!

Warum sollte das CCX in 7nm 6 Kerne bekommen?

 

[Elistaer]

Wer hat dir das eingeredet?
2018 kommt nur Vega in 7nm!

Warum sollte das CCX in 7nm 6 Kerne bekommen?

Das hat mir niemand eingeredet sondern sind schon fast 3 Wochen alte news.

Die 6 Kerne hingegen sind nur reiner Spekulatius das stimmt. Aber was viele schreiben Zen2 kommt wieder als 12nm Stimmt auch nicht den die CCX von Epyc und Ryzen sind im Grunde die gleichen nur das Epyc weniger takt mit macht und auch früher erscheint so kann man die Produkte welche keinen defekt haben aber eben nur weniger takt mit machen weiter verkaufen was keine Verluste nach sich zieht.

http://www.pcgameshardware.de/Raven...0/News/Ryzen-APUs-7-nm-Release-Datum-1263430/

Gesendet von meinem RNE-L21 mit Tapatalk

 

[Holzmann]

Letztlich bleibt nur die Andeutung von AMD, dass man einen 2800X nicht ausschließt.

Mit dem 2700X hat AMD bereits die TDP von 95 auf 105 Watt angehoben. Eine weitere Takterhöhung wäre nur noch durch Selektierung oder eine weitere Erhöhung der TDP drin.
Einen zweiten Zen+ Die mit mehr Kernen wird es wohl vor Zen 2 kaum mehr geben. Das ganze währe zwar echt wünschenswert gewesen, aber dann hätte wir sicher auch von AMD schon was erfahren, da das nicht der Fall ist, glaube ich auch nicht mehr daran. ):

 

[Gamerkind]

OK, also hast du es aus einem Gerücht.

sehr wahrscheinlich ist das halt nicht, es hat immerhin einen Grund warum man überhaupt solche CCX eingeführt hat!

 

[[W2k]Shadow]

Das bedeutet doch aber nicht, das die ccx bei zen2 weiterhin 4c/8t sind.
Die Gerüchte um höher Kernzahlen bei Zen2 sind auch nicht neu. Und so unwahrscheinlich ist es auch nicht.

 

[Gamerkind]

Nicht zwingend, aber es ist halt unwahrscheinlich.

Man hat das CCX eingeführt, weil man so nur immer 4 Kerne untereinander verbinden muß.
Wenn das CCX jetzt 6 Kerne bekommt, wird es viel komplexer.

Viel einfacher wäre da, einfach 3 CCX an die IF anzubinden.
Die IF wird mit Zen2 sicher noch beschleunigt werden!

 

[[W2k]Shadow]

Das wäre alternativ genauso möglich. Allerdings wäre eine neue IF-Version mit 4 ccx anbindungen noch besser, so lassen sich mehr teildefekte CCX zu einem 8-12 Kerner verbinden, oder gar 12 Kerne plus iGP.

 

[Gamerkind]

so lassen sich mehr teildefekte CCX zu einem 8-12 Kerner verbinden

Welchen Sinn soll das für AMD bitte machen?

Je größer die Die wird, umso niedriger die Yield.
7nm ist sehr sehr sehr teuer, da wird man kaum eine Die mit 16 Kernen auflegen.

Pro Die wird es wohl bei 8 Kernen bleiben.

Wer mehr als 8 Kerne braucht, greift doch eh zu TR4.

 

[Bunghole Beavis]

100% wird kein 10 Kerner von AMD kommen. Eine neue Maske hat AMD nicht und ein migrierter verkrüppelter Chip vom Sockel TR4 ist äußerst unwahrscheinlich. Es hat sich jemand einwenig Mühe gegeben, um eine Fakenews zu erzeugen. Was möglich wäre z.B. einen 2800X mit 4.5 GHz und 4.3 GHz Allcore Turbo zu bringen in begrenzter Auflage und höherer TDP, dies wäre vielleicht sogar realisierbar durch bessere Fertigung und Binning. Großartig absetzen vom 2700X könnte sich die CPU nicht.

 

[easy1991]

Ich frage mich ob Intel Muffen hat wegen Zen2,
das nächste Jahr wird spannend

 

[Gamerkind]

Ich frage mich ob Intel Muffen hat wegen Zen2,

Vermutlich schon.

Jetzt dürfte auch bald Raven Ridge "2" in 12LP erscheinen.

Zen2 erschient aber sicher zuerst mal nur als Epyc, falls es stimmt was man so hört, wird die nachfrage nach Rome sehr hoch sein.
Wenn AMD da nicht genug Kapazitäten bei TSMC bekommt, dann könnten sich 7nm für AM4 etwas verschieben.

 

[Holt]

Wenn AMD da nicht genug Kapazitäten bei TSMC bekommt, dann könnten sich 7nm für AM4 etwas verschieben.

Dann oder wenn die Taktraten der Chip aus dem TSMC Prozess nicht reichen um die Singlethreadperformance wenigstens zu halten. Auch dann wäre es schlauer AM4 und TR4 weiter mit Produkten aus der 12nm Fertigung bei GF zu bedienen, die bis dahin noch taktfreudiger sein dürften und wenn man zusätzliche Architekturoptimierungen einfließen lässt, kann man so bei der Singlethreadperformance nochmals deutlich zulegen und die Lücke zu Intel vielleicht schließen. Die meistverkauften AM4 CPUs sind die 6 Kerner, da macht es wenig Sinn wenn man versucht mit noch mehr Kernen punkten zu wollen, die Singlethreadperformance muss besser werden, wenn man Intel Marktanteile abnehmen möchte.

Bei den GPUs verliert AMD derzeit wieder Marktanteile an NVidia, da muss AMD also die Kapazität für 7nm Wafer bei TSMC nutzen um den Trend wieder zu drehen.

 

[Henn1]

100% wird kein 10 Kerner von AMD kommen. Eine neue Maske hat AMD nicht und ein migrierter verkrüppelter Chip vom Sockel TR4 ist äußerst unwahrscheinlich.

Vielleicht nicht zum jetzigen Zeitpunkt, ausschließen würde ich es aber definitiv nicht. Denkt doch mal alle an das Video von MSI zurück, welches schon teaserte, dass die neuen Boards für 8 und mehr Kerne gerüstet sind. Wie die anderen schon schrieben, bräuchte man keine komplett neue Maske, wenn man in der Lage wäre direkt ein weiteres CCX an die IF zu hängen. Irgendwas von TR4 zu migrieren, würde gar keinen Sinn ergeben, verstehe nicht mal was du damit meinst.

 

[[W2k]Shadow]

Henn1, ich fürchte, das TR4 Thema habe ich erzeugt, weil ich vergessen hatte, dass TR4 aus 4 FIEs zu je 2 CCX besteht.

 

[Gamerkind]

bräuchte man keine komplett neue Maske

Doch!

wenn man in der Lage wäre direkt ein weiteres CCX an die IF zu hängen.

Also doch neue Masken...

 

[[W2k]Shadow]

Jaein, wie sind denn die Dies bei TR4 verbunden?

 

[Luebke]

10 kerne? wie soll das funktionieren? 2 x 4 kerne ergibt niemals 10, egal wie viele kerne man deaktiviert. und neue hinzuzaubern geht auch nicht, sonst müsste man die komplette maske neu entwickeln und die gesamte produktion umstellen und alle modelle neu designen, denn alle ccx kommen vom selben band. und wer an teildeaktivierte threadripper denkt: schaut euch mal die größe eines tr und eines ryzen an...

falls amd tatsächlich einen 2800x bringt, ist das ein selektierter 2700x wie schon in gen. 1 alles andere macht doch keinen sinn.

 

[Gamerkind]

Über GMI (HT)

Zen - Microarchitectures - AMD - WikiChip

 

[M2209]

Verstehe nicht, wieso man darüber einen Artikel macht. Ist doch klar, dass es Blödsinn ist.

 

[Holt]

Also doch neue Masken...

Nein, über die IF können auch verschiedene Dies verbunden werden und genau dies macht AMD bei TR und EPYC ja auch. Zwischen Ahnung haben und schlecht Google gibt es eben einen Unterschied.

 

[[W2k]Shadow]

Gamer, danke für den Link, mal sehen was AMD mit den Zen 2 macht. Vielleicht sogar 2 Die Design auf AM4?

 

[Gamerkind]

Nein, über die IF können auch verschiedene Dies verbunden werden und genau dies macht AMD bei TR und EPYC ja auch.

Darum ging es aber nicht...

Zwischen Ahnung haben und schlecht Google gibt es eben einen Unterschied.

Und wieder nur ein persönlicher Angriff, du bist echt arm!
Es ging nicht um ein MCM!
Ich liege richtig und du nicht...

 

[Jaimewolf3060]

Darum ging es aber nicht...


Und wieder nur ein persönlicher Angriff, du bist echt arm!
Es ging nicht um ein MCM!
Ich liege richtig und du nicht...

Auch hier verbreitest du Stuss......
Sie endlich ruhig. Was Holt schreibt hat wenigstens Hand und Fuß.
Du , tote Hose....


Gesendet von iPad mit Tapatalk

 

[Phantomias88]

Nein, über die IF können auch verschiedene Dies verbunden werden und genau dies macht AMD bei TR und EPYC ja auch. Zwischen Ahnung haben und schlecht Google gibt es eben einen Unterschied.

Apropos Google, das findet man wenn man nach 4-Fach Skalar sucht: https://www.uni-potsdam.de/fileadmin01/projects/desn/lehre/ss16/pa/PA_03_Architekturen.pdf

Auf Seite 120: EPIC = Explicit Parallel Instruction Computing

Damit gibt es trotzdem keine 10 Kerne.

 

[Gamerkind]

Was Holt schreibt hat wenigstens Hand und Fuß.

löl, guter Witz!

Er hat ja offensichtlich nichtmal verstanden was ich geschrieben hab.
zumindest hat seine Antwort nicht gepasst.

Daß man mehrere Dice über die IF verbinden kann weis ich doch eh, es ging aber um etwas ganz anderes...

Will man ein weiteres CCX in die Die integrieren, braucht man dafür neue Masken.
Wer behauptet über die IF würde man das auch ohne Masken hin bekommen, erzählt einfach nur Unsinn!

 

[Holzmann]

Nun das stimmt alles was Gamerkind schreibt, er kennt sich wirklich aus, weis nicht wieso er von einigen so angefahren wird, er hat auch keinen beleidigt, also ich verstehe das manchmal hier nicht?

 

[Gamerkind]

Die Beleidigungen zeigen mir nur, daß ich wohl richtig liege und das einigen so richtig gegen den Strich geht.

Wäre es nicht so, würden einige hier nicht immer so durchdrehen

Aber wie gesagt, Zeppelin hat nur 8 Kerne.
Mit einem Stück Silizium, auf dem physisch nur 8 Kerne vorhanden sind, kann niemand eine CPU mit 10 Kernen bauen.
Das ist zu 100% ausgeschlossen!

KA wie einige an eine Die ein einzelnes CCX anlöten wollen, da scheint einiges an Verständnis darüber zu fehlen, wie so eine Die hergestellt wird:\

 

[Thrawn.]

Der Einzige der hier pissig wird wenn einem nix passt bist du. Man beachte deine schönen Ausrufezeichen bei diesen Posts..

 

[Holzmann]

Nun lasst doch neuen Usern auch mal eine Chance, das ist doch eine Tech-Community und wenn jmd. dazu was beitragen kann ist doch positiv für alle, oder nicht?

Er ist Neu traut sich was, aber ich sehe kein schlechtes Verhalten anderen Usern gegenüber, man könnte manchmal fast meinen, dass neue User hier nicht willkommen sind.