AndreasP1981
Experte
SA 1,25
VDD 1,49
VDDQ 1,44
IMC 1,4
VDDQTX 1,35
mehr folgt...
VDD 1,49
VDDQ 1,44
IMC 1,4
VDDQTX 1,35
mehr folgt...
[Sammelthread] Intel DDR5 RAM OC Thread
- Ersteller even.de
- Erstellt am
SA 1,25
VDD 1,49
VDDQ 1,44
IMC 1,4
VDDQTX 1,35
mehr folgt...
SA 1.2
CVDD2 1.42
CVDDQ 1.31
MVDD 1.52
MVDDQ 1.46
Zuletzt bearbeitet:
AndreasP1981
Experte
@AndreasP1981
Ja alle DD, DR auf 0 ~ ABER auch nur wenn "alle unbenützten RTLs" auf 0 sind.
ich hatte die tWRRD_SG/DG übersehen.
Korrigiert aber du warst schneller. Mein Fehler
EDIT:
R0 & R2 auf AUTO
R1, R3-R7 auf 0
So gehörts , whops ~ müde.
Vorherigen Post korrigiert.
Ja alle DD, DR auf 0 ~ ABER auch nur wenn "alle unbenützten RTLs" auf 0 sind.
ich hatte die tWRRD_SG/DG übersehen.
Korrigiert aber du warst schneller. Mein Fehler
EDIT:
R0 & R2 auf AUTO
R1, R3-R7 auf 0
So gehörts , whops ~ müde.
Vorherigen Post korrigiert.
AndreasP1981
Experte
alles eingestellt wie geschrieben, das kam raus:@AndreasP1981
Ja alle DD, DR auf 0 ~ ABER auch nur wenn "alle unbenützten RTLs" auf 0 sind.
ich hatte die tWRRD_SG/DG übersehen.
Korrigiert aber du warst schneller. Mein Fehler
EDIT:
R0 & R2 auf AUTO
R1, R3-R7 auf 0
So gehörts , whops ~ müde.
Vorherigen Post korrigiert.
Beitrag automatisch zusammengeführt:
tWTR L +4
WRRD dg/sg gingen hoch
Beitrag automatisch zusammengeführt:
Voltage auch 10mV zu hoch
Beitrag automatisch zusammengeführt:
WRRD dg/sg gingen hoch - hab deine korrektur übersehen, mein fehler
Zuletzt bearbeitet:
Auslese Fehler
WTR um 4 zu hoch
Ein ATC Problem.
WRRD kann auf auto.
Die RTLs hast du vergessen.
Das Passt so.
PMIC autokorrigiert & es ist load-balanced.
>1430mV ist der erste OC mode step. 1425 der letzte 5mV nicht-OC mode.
PMIC steps von 15mV, aber da OC mode in steps auf 10mV geht (anstelle 5)
Sind es steps of -15, 0, +15mV ~ aka 30mV jumps.
AndreasP1981
Experte
hat er mit 21 jetzt eh nicht gepostet
die hatte ich auf:
R0/R2 auto
R1/R3-R7 0
Jetzt auf:
R0/R1 auto
R2-R7 0
mal zum vergleich
Yap, Zeit fürs Bett
Ich mache amateur Fehler.
Encore hat ein minimal anderes channel layout, als das APEX
A1 & B1 vs A0 & A4
alle "25er" RTLs , auf 0.
tRDWR_SG/DG auf 21
tWRRD = auto.
Soo , gut "Nacht" und viel Glück
TM5 muss seine 25 cycles durchrennen (mit Adminrechte), Karhu auf 20 000%
Y-cruncher VST+VT3, oder N63+VT3 auf 90+ minuten (component stress test)
// aka 23 cycles
ICCMAX auf 400A oder 346A bei einer AIO Kühlung
VR Regulator Max , VRMAX auf 1.55v
^ Sicherung gegen degredation.
PL1/2 sind vorerst unwichtig. Können auf 4096W
🌌🛌💤
AndreasP1981
Experte
fehler macht jeder, wir sind alles Menschen, leg dich hin und schlaf
Ich lass derweil mal laufen.
...wobei 262143 trefi geht bei mir nur bis ~1600 % karhu - dann wirds brenzlig.fehler macht jeder, wir sind alles Menschen, leg dich hin und schlaf
Ich lass derweil mal laufen.
AndreasP1981
Experte
TM5 lief durch.
y-cruncher nicht wirklich lange...
Anhänge
....coefficient error kann aber auch ein avx fehler sein. Vorschlag: Setze mal einen negativen AVX Faktor im Bios und lass mal das RAM Settings unberührt. Möglicherweise kommt Y-Cruncher durch oder zumindest sehr viel weiter. @AndreasP1981
Beitrag automatisch zusammengeführt:
spiele bitte nicht an den Spannungen unter Windows mit turbo v-core rum. Habe mir mal ne CPU damit geschrottet.
Zuletzt bearbeitet:
Habs nur offen um die Spannungen zu zeigen.
..habe auch mal die 25 er RTL auf 0, kapiere aber ganz und gar nicht warum
AndreasP1981
Experte
er hatte eh nur noch 5,5 auf den P-Core und 4,4 af den E-Core bei dann ~250W, aber morgen Vormittag gehts weiter
D
Digg
Guest
So wie ich das verstanden habe, erleichtert man dem Board das Mem Training, da es die Werte, die für Single Rank Speicher (oder SS?) irrelevant sind, nicht trainieren will...habe auch mal die 25 er RTL auf 0, kapiere aber ganz und gar nicht warum
_dr _dd ja das hatte ich verstanden , glaube ich, da weder t-topology noch daisy chain 4 dimm. Aber man soll ja RTL 0 und dr dd nullen.
Bei mir macht ein OC generell wohl erstmal weniger Sinn da bei Volllast aller Komponenten die Ram Temp stark mit steigt. Hab das Gefühl dass der Riegel aber nicht ganz abgeneigt ist etwas straffer zu laufen. Muss mal abwägen wie sehr ich Bock drauf hab, denn für mich kommt dann nur eine Custom Wakü in meinem SFF in Frage. Zerstört ein wenig die kompakte Optik, erhalte dafür aber volle CPU und RAM Leistung + Option auf eine viel stärkere GPU. Hm.
1DPC
Und dass du standartmäßig delays von DR & DD benützt, obwohl es nur single sided ist
Dementsprechend sind die MC links aktiv und ihr Zielort verlängert
Das ausschalten (0 anstelle 1) der bestimmten Timings, sollte dementsprechend auch die RTLs ausschalten
Dafür gibt es jedoch kein algorithm, weswegen man es per Hand machen muss
Zuletzt bearbeitet:
xST4R
Enthusiast
- Mitglied seit
- 22.10.2017
- Beiträge
- 3.690
du machst halt zuviel gleichzeitig , das bist doch auch du oder ?
bei solchen settings die du (falls du das bist) da einstellst brauchst du dich nicht wundern das der vst nicht durchrennt ...
ich würde dir raten mach entweder erst das cpu oc stable (also richtig richtig stable und nicht nur cb23 sondern das volle programm) oder resette und fang mit ram oc an ...
beides auf einmal funktioniert einfach nicht ... man zieh die fehler vom einen oc ins andere oc
du wirst so niemals rausfinden was genau das problem macht , geschweige denn ein wirklich stabiles system haben ...
Beitrag automatisch zusammengeführt:
ps: ich mag dein cooler score !
Zuletzt bearbeitet:
AndreasP1981
Experte
Ich weis nicht wie dein BIOS aussieht, aber meins hat mehrere Speichermöglichkeitendu machst halt zuviel gleichzeitig , das bist doch auch du oder ?
bei solchen settings die du (falls du das bist) da einstellst brauchst du dich nicht wundern das der vst nicht durchrennt ...
ich würde dir raten mach entweder erst das cpu oc stable (also richtig richtig stable und nicht nur cb23 sondern das volle programm) oder resette und fang mit ram oc an ...
beides auf einmal funktioniert einfach nicht ... man zieh die fehler vom einen oc ins andere oc
du wirst so niemals rausfinden was genau das problem macht , geschweige denn ein wirklich stabiles system haben ...
Beitrag automatisch zusammengeführt:
ps: ich mag dein cooler score !
bedeutet auch das ich nicht alles was vorher stabil lief nicht einfach überschreibe/lösche...und hier, das es nicht komplett aus dem Kontext ist die Fragestellung dazu:
also Antwort, ja ist möglich, aber all Day würd ich das niemals so laufen lassen...
Und schon war ich wieder zurück auf den Einstellungen mit denen TM5-anta preset/usmus preset, karhu und y-cruncher durch lief
seh da jetzt nicht was dich zu dieser Ableitung führt?
Darf ich User fragen in andere Foren nicht beantworten?
kommt nur wenn du gottlos viel Leistung über die CPU prügelst...
aber ja, ganz nice das ding
xST4R
Enthusiast
- Mitglied seit
- 22.10.2017
- Beiträge
- 3.690
Ich weis nicht wie dein BIOS aussieht, aber meins hat mehrere Speichermöglichkeiten
also Antwort, ja ist möglich, aber all Day würd ich das niemals so laufen lassen...
Und schon war ich wieder zurück auf den Einstellungen mit denen TM5-anta preset/usmus preset, karhu und y-cruncher durch lief
seh da jetzt nicht was dich zu dieser Ableitung führt?
sry aber du erzählst gerade echt quatsch, du selbst hast doch ein screen gepostet von tm5/vst ...
dort sehen wir 400 watt auf p1 450 watt auf p2 dazu sehen wir die pcores mit 6.3ghz und die ecores mit 4.7ghz und wir sehen ein tm5 ...
im 2ten bild sehen wir gleiches mit vst
von dir gepostet xD vielleicht bin ich auch lost - aber ... naja
quelle
Beitrag automatisch zusammengeführt:
am ende ist mir aber auch egal was du tust , ich wollte nur nett sein und dich darauf aufmerksam machen das es besser wär wenn du erst ein oc beendest und dann ein anderes oc anfängst
und wenn du es nicht machst , dich nicht wunder brauchst das du problem bekommen wirst
Zuletzt bearbeitet:
AndreasP1981
Experte
was stimmt mit dir nicht?
ja leider, weil eigentlich habe ich deine tips bisher ernst genommen...
hier auf der gleichen Seite (473) hat mir @Veii andere Einstellungen vorgeschlagen die ich ausprobiert habe https://www.hardwareluxx.de/community/threads/intel-ddr5-ram-oc-thread.1306827/post-30332098
hier siehe Profil 8:
Profil 2 wegen der Unreal5 engine und dem pProblem mit dieser, Profil 5 das gleiche mit 8200
Stock erklärt sich von selbst denke ich, alle limits aktiv, stock halt...
usw etc pp
Beitrag automatisch zusammengeführt:
jetzt war ich auch schon lost xD
der post wars:
[Sammelthread] - Intel DDR5 RAM OC Thread
"Hyper-Threading (HT) / Simultanes Multithreading (SMT) : Diese Funktion ermöglicht es dem Betriebssystem, einen physischen Kern als zwei virtuelle Kerne zu betrachten. Diese Funktion ist zwar gut für High-Threaded-Lasten wie Rendering oder Kompilierung, erhöht aber die Latenz des Systems...
www.hardwareluxx.de
xST4R
Enthusiast
- Mitglied seit
- 22.10.2017
- Beiträge
- 3.690
ich beziehe mich doch gerade auf das was du gepostet hast "y-cruncher nicht wirklich lange"
da wo vst nicht lief - das war definitiv kein stock profil ...
das war komplettes cpu oc ... daher ja auch den tipp mit nur einem oc
aber egal will nicht rumstreiten
ja das ist auch mega quatsch sowas hab ich noch wirklich NIRGENDS gesehen ... aber naja ... (hab das auch gegooglt aber nix gefunden dazu)
da wo vst nicht lief - das war definitiv kein stock profil ...
das war komplettes cpu oc ... daher ja auch den tipp mit nur einem oc
aber egal will nicht rumstreiten
..habe auch mal die 25 er RTL auf 0, kapiere aber ganz und gar nicht warum
ja das ist auch mega quatsch sowas hab ich noch wirklich NIRGENDS gesehen ... aber naja ... (hab das auch gegooglt aber nix gefunden dazu)
Zuletzt bearbeitet:
AndreasP1981
Experte
stimmt core ratio auf auto hat gefehlt, hat aber dank des hier empfohlenen ICCMAXda wo vst nicht lief - das war definitiv kein stock profil ...
das war komplettes cpu oc ... daher ja auch den tipp mit nur einem oc
aber egal will nicht rumstreiten
[Sammelthread] - Intel DDR5 RAM OC Thread
"Hyper-Threading (HT) / Simultanes Multithreading (SMT) : Diese Funktion ermöglicht es dem Betriebssystem, einen physischen Kern als zwei virtuelle Kerne zu betrachten. Diese Funktion ist zwar gut für High-Threaded-Lasten wie Rendering oder Kompilierung, erhöht aber die Latenz des Systems...
www.hardwareluxx.de
Mmm,
LLC 7 und TVB 6.3GHz waren fraglich.
Eigentlich sind sie es immer noch.
Hast du den irgend einen Screenshot worin das Setup den läuft ? @AndreasP1981
Karhu ist nicht bekannt als Kern Stabilitätsprogram durchzugehen.
TM5 umso weniger bzw garnicht.
Beide werden durch Kern & Ring Instabilität beeinflusst, aber TM5's Aufgabe ist es , eben so gut es geht nicht beeinflusst zu werden.
Es ist ein low-ipc SSE Load.
Weswegen seine einzige Aufgabe ist, MemTimings Stabilität & stutter-access / stutter-voltage , zu testen.
Zumindest so läuft die 1usmus Config. Die Anta config basiert auf "charge hold" duration
~ welches sich kaum von Karhu (20K) oder HCI/Dangwang (1000%) Unterscheidet.
// Eines der Gründe wieso ich TM5-anta, nun ja, etwas Zwecklos finde ~ wo Karhu & HCI bzw Stressapptest & GSAT (linux) doch einen weitaus besseren Job für dieses Ziel machen.
All das ist der Grund weswegen man mehrere tests durchlaufen lassen muss.
Jedes für seinen Zweck.
Und weswegen es gut ist dass man mindestens 3-4 cycles y-cruncher durchbekommt, bevor man memory stresstests startet, oder sein system als "stabil" betitelt.
^ Eventuell wäre OCCT Extreme Large Dataset, eine alternative (dauert aber 60min)
TM5 stabil heißt nur, dass bei schwacher Last und bei idle last - der Zugriff zum Ram & innerhalb des RAMs "ok" sind.
Das ist sehr weit weg von "stabil". Nur dass das MemPCB & die MemTimings ✅ sind. Mehr nicht;
Bei Karhu wäre das das selbe bloß mit "Ring & Mem" sind einigermaßen ok. Bedeutet jedoch ebenfalls nicht dass die CPU "stabil" ist.
Der Supply zu den E-cores und Ring ebenso, jedoch sind E-Cores+Ring & P-Cores getrennt.
Nur der IVR & FIVR ist hier die Variable zwischen dem Supply beider.
Es spricht sich herum dass E-Cores Einfluss auf dem IMC hätten,
Aber es ist eher anders rum.
Ring kann Instabilität verursachen, worin es nichts mit dem IMC (QCLK) zu tun hatte.
Der IA/SVID "default" supply, unterscheidet sich zwischen Boardpartnern, Chipsets und zwischen Biosen.
Man sollte diesen jedoch nicht übersehen bzw ignorieren. Besonders nicht wenn man mit Telemetry-Faking rumspielt (IA_AC_LL)
EDIT:
Was ehemalig VDDCR_IA & VDDCR_SA hieß
Ist mittlerweile automatisiert und von DVFS+(F)IVR abhängig (das load-balanced Päckchen)
Man kann zwar VDDCR_SA (wobei unser SA auch eher eine VID ist) direkt beeinflussen, VDDCR_IA jedoch nicht.
Was für den IMC übrig bleibt, hängt von den Kernen und dem Ring ab. // EDIT: VCCDDR ist automatisiert.
Alles ist loadbalanced und basiert auf VIDs. Nun "Margins/Spielraum" halt.
Wenn man sich dann genauer das PL4 limit anschaut,
Sollte einem auch auffallen dass DDR Supply mit drinnen hängt.
Natürlich, den alles ist Load balanced. 🤭
LLC 7 und TVB 6.3GHz waren fraglich.
Eigentlich sind sie es immer noch.
Hast du den irgend einen Screenshot worin das Setup den läuft ? @AndreasP1981
Karhu ist nicht bekannt als Kern Stabilitätsprogram durchzugehen.
TM5 umso weniger bzw garnicht.
Beide werden durch Kern & Ring Instabilität beeinflusst, aber TM5's Aufgabe ist es , eben so gut es geht nicht beeinflusst zu werden.
Es ist ein low-ipc SSE Load.
Weswegen seine einzige Aufgabe ist, MemTimings Stabilität & stutter-access / stutter-voltage , zu testen.
Zumindest so läuft die 1usmus Config. Die Anta config basiert auf "charge hold" duration
~ welches sich kaum von Karhu (20K) oder HCI/Dangwang (1000%) Unterscheidet.
// Eines der Gründe wieso ich TM5-anta, nun ja, etwas Zwecklos finde ~ wo Karhu & HCI bzw Stressapptest & GSAT (linux) doch einen weitaus besseren Job für dieses Ziel machen.
All das ist der Grund weswegen man mehrere tests durchlaufen lassen muss.
Jedes für seinen Zweck.
Und weswegen es gut ist dass man mindestens 3-4 cycles y-cruncher durchbekommt, bevor man memory stresstests startet, oder sein system als "stabil" betitelt.
^ Eventuell wäre OCCT Extreme Large Dataset, eine alternative (dauert aber 60min)
TM5 stabil heißt nur, dass bei schwacher Last und bei idle last - der Zugriff zum Ram & innerhalb des RAMs "ok" sind.
Das ist sehr weit weg von "stabil". Nur dass das MemPCB & die MemTimings ✅ sind. Mehr nicht;
Bei Karhu wäre das das selbe bloß mit "Ring & Mem" sind einigermaßen ok. Bedeutet jedoch ebenfalls nicht dass die CPU "stabil" ist.
Beitrag automatisch zusammengeführt:
Der IA supply zu den P-Cores, sowie der Supply zu dem IMC ~ kommen von der selben Quelle.
Der Supply zu den E-cores und Ring ebenso, jedoch sind E-Cores+Ring & P-Cores getrennt.
Nur der IVR & FIVR ist hier die Variable zwischen dem Supply beider.
Es spricht sich herum dass E-Cores Einfluss auf dem IMC hätten,
Aber es ist eher anders rum.
Ring kann Instabilität verursachen, worin es nichts mit dem IMC (QCLK) zu tun hatte.
Der IA/SVID "default" supply, unterscheidet sich zwischen Boardpartnern, Chipsets und zwischen Biosen.
Man sollte diesen jedoch nicht übersehen bzw ignorieren. Besonders nicht wenn man mit Telemetry-Faking rumspielt (IA_AC_LL)
EDIT:
Was ehemalig VDDCR_IA & VDDCR_SA hieß
Ist mittlerweile automatisiert und von DVFS+(F)IVR abhängig (das load-balanced Päckchen)
Man kann zwar VDDCR_SA (wobei unser SA auch eher eine VID ist) direkt beeinflussen, VDDCR_IA jedoch nicht.
Was für den IMC übrig bleibt, hängt von den Kernen und dem Ring ab. // EDIT: VCCDDR ist automatisiert.
Alles ist loadbalanced und basiert auf VIDs. Nun "Margins/Spielraum" halt.
Wenn man sich dann genauer das PL4 limit anschaut,
Sollte einem auch auffallen dass DDR Supply mit drinnen hängt.
Natürlich, den alles ist Load balanced. 🤭
Zuletzt bearbeitet:
AndreasP1981
Experte
@Veii @xST4R
ok, hab mir gestern Abend schon alle tips zu Herzen genommen und einmal auf Anfang gesetzt.
Danke für die Geduld.
Gestartet mit:
Core Enhancement - Enforce all Limits (PL1/PL2 320 / ICCMAX 400)
Pcore - auto
Ecore - auto
die zuvor laufende 8200 einstellungen genommen --> Y-Cruncher (v0.8.1.9317 wenn das ne rolle spielt) --> Blue Screen
dann die 8000er --> Y-Cruncher (v0.8.1.9317 wenn das ne rolle spielt) --> stürzt ab und wirft nen dmp
ok Bios reset
Y-Cruncher (v0.8.1.9317) --> stürzt ab und wirft nen dmp
Bios neu geflasht
Core Enhancement - Enforce all Limits
Pcore - auto
Ecore - auto
Y-Cruncher (v0.8.1.9317) --> stürzt ab und wirft nen dmp
________________________________________________________________
neueste version von y-cruncher gezogen v0.8.4.9538a
hat kein vst mehr also wie zuvor empfohlen N63+VT3
8000:
Core Enhancement: Enforce all Limits
Pcore - auto
Ecore - auto
VDD 1,49 (bissl hoch noch aber läuft)
VDDQ 1,44 (ok ish)
VDDQ TX 1,35 (XMP)
IMC VDD 1,38125V (ok ish)
VCCSA 1,25 (?)
dann einmal so:
dann die RTL, _dr, _dd wieder auf 0, gestartet und schlafen gegangen:
Jetzt gerade das hier nochmals gestartet:
ok, hab mir gestern Abend schon alle tips zu Herzen genommen und einmal auf Anfang gesetzt.
Danke für die Geduld.
Gestartet mit:
Core Enhancement - Enforce all Limits (PL1/PL2 320 / ICCMAX 400)
Pcore - auto
Ecore - auto
die zuvor laufende 8200 einstellungen genommen --> Y-Cruncher (v0.8.1.9317 wenn das ne rolle spielt) --> Blue Screen
dann die 8000er --> Y-Cruncher (v0.8.1.9317 wenn das ne rolle spielt) --> stürzt ab und wirft nen dmp
ok Bios reset
Y-Cruncher (v0.8.1.9317) --> stürzt ab und wirft nen dmp
Bios neu geflasht
Core Enhancement - Enforce all Limits
Pcore - auto
Ecore - auto
Y-Cruncher (v0.8.1.9317) --> stürzt ab und wirft nen dmp
________________________________________________________________
neueste version von y-cruncher gezogen v0.8.4.9538a
hat kein vst mehr also wie zuvor empfohlen N63+VT3
8000:
Core Enhancement: Enforce all Limits
Pcore - auto
Ecore - auto
VDD 1,49 (bissl hoch noch aber läuft)
VDDQ 1,44 (ok ish)
VDDQ TX 1,35 (XMP)
IMC VDD 1,38125V (ok ish)
VCCSA 1,25 (?)
dann einmal so:
dann die RTL, _dr, _dd wieder auf 0, gestartet und schlafen gegangen:
Jetzt gerade das hier nochmals gestartet:
SA 1.2
CVDD2 1.42
CVDDQ 1.31
MVDD 1.52
MVDDQ 1.46
