[Sammelthread] OC Prozessoren Intel Sockel 1700 (Alder Lake-S & Raptor Lake-S)

Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Wir haben drei Finalisten hier ausm forum 8-) 🔥
 
sagt mal könnt ihr mal auf die AC_LL und DC_LL schauen wenn der pc bzw die cpu auf stock läuft (asus boards mit neusten bios) , es scheint wohl so zu sein das die 2 extrem schwanken und dadurch vst zb. nicht mehr durchläuft. bzw die cpu instabil wird.

(das ist bei der aktuellen bios version vom apex und encore wohl so) - ich dachte erst es liegt am ram , aber die errors kommen bei mir von ac und dc LL (auto)

kann das sonst noch jemand bestätigen ?
 
sagt mal könnt ihr mal auf die AC_LL und DC_LL schauen wenn der pc bzw die cpu auf stock läuft (asus boards mit neusten bios) , es scheint wohl so zu sein das die 2 extrem schwanken und dadurch vst zb. nicht mehr durchläuft. bzw die cpu instabil wird.

(das ist bei der aktuellen bios version vom apex und encore wohl so) - ich dachte erst es liegt am ram , aber die errors kommen bei mir von ac und dc LL (auto)

kann das sonst noch jemand bestätigen ?
ich würde ja gerne nachschauen, allerdings habe ich die beiden nicht auf "Auto" stehen sondern 0,04 und 0,75 bei LLC 5
 
Kann mal bitte jemand mit nem 14900KS checken, wie viele Multis der ring downbin bei euch beträgt? Waren ja immer 600 Mhz. Haben die das ggf. auf 700 erhöht? Bzw... dynamisiert. Ich hab vorhin nur kurz gestest. Scheint mit fast so, als dass der downbin nicht mehr Stumpf 600 Mhz Offset zwischen core und Cache beträgt sondern der Cache wird so weit reduziert, dass die Cache vid samt offset nie größer als die Core vid ist. Sprich, Cache taktet nur noch so hoch wie er innerhalb der vom Core geforderten VID kann.
 
Zuletzt bearbeitet:
Könnte das die "Improved system performance" sein?
 
Na so doof isses ja nicht... weshalb dem ganzen Chip mehr Saft geben, nur damit der Ring höher takten kann. Ideal wären natürlich separate Power Domains aber solange das alles auf einer rail hängt, sollten die P Cores so hoch takten wie möglich und nicht zusätzlich VCore für ring drauf gegeben werden.
 
Gratulation an die Finalisten, sehr cool!! Viel Spaß in Taipeh und lasst es euch gut gehen!
Wir drücken euch die Daumen fürs Finale!
 
Ist doch Taipei und nicht Haiti
 
Zuletzt bearbeitet:
Die haben das Cache Downbinverhalten tatsächlich geändert! Der Cache taktet nur noch so hoch wie er innerhalb der vom core geforderten VID kann. Sauguat, damit kann ich hohe Cache max. Multis bei hoher adaptiver Cache SVID fahren und er taktet nur dann so hoch, wenn die Cores bei leichter Last boosten. Mal schauen ob ich die 5400 Ring bei 6.200 Core Clock wieder hinbekomme wie bei meinem alten 13900KS.

Könnte das mal jemand mit nem Gen13 und dem 9903er BIOS gegenchecken?
 
Ich hoffe ihr 3 habt euch dort auch getroffen, gequatscht und ein Bier genommen. 🤣
Hab ich letztes Jahr so mit den anderen gemacht. Spätestens auf der G.Skill Party kommt man zusammen.
 
Tatsächlich ist es sehr von Vorteil die Vasen einfach zwischen die LN2 Kannen zu stellen und ein Handtuch darüber zu legen. Bleibt schön kühl.
Auf der Computex muss man leider den Stand wechseln ^^.
 
Kennt ihr das...? Der Sonntag war toll, die Freundin will noch bissl kuscheln... aber man hockt stattdessen neben ihr auf der Couch, inmitten von Computerteilen und poliert ne frisch geköpfte CPU mit never dull :ROFLMAO: 🤡
 
Das geht so... verpiss dich jetzt endlich zwischen meiner frisch polierten CPU... keine Lust deinen Lippenstift auf der Fläche zu haben :wall:
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh