Da das B1 stepping definitiv nicht korrekt läuft, ist davon auszugehen, dass der B2 das offizielle Verkaufsstepping der Rev.B für die Server-CPU sein wird. Schon damals gab es nicht korrekt funktionierende Samples von K7 und K8, bevor die Finalen CPUs erschienen und deren Performance Unterirdisch waren.
AM2+ bzw. H+ tauglich wird die ganze Rev. B nicht sein, also werden die CPUs ziemlich sicher erst mit einer neuen Rev., also wäre die Verkaufsversion der Agena Kerne die Rev. C Stepping 0 (wie übrigens damals beim K8
). Meiner Meinung nach wurde die Massenfertigung bei der Rev. B2 gestartet und wird jetzt auf Rev.C umgestellt, damit pünktlich zum Weihnachtsgeschäft alles rund um den AM2+ verfügbar ist.
Hier mal ein Bild zu den Split-Power-Plaines:
http://img479.imageshack.us/img479/2310/attachment12e571bbd9.jpg
Man sieht hier, wie die interne Northbridge getaktet sein wird bei welchem CPU Takt. Zudem sieht man, dass der HT3 Takt exakt dem Takt der NB entspricht.
Wenn der HT Takt auf 1GHz begrenzt ist, läuft auch die interne NB auf 1GHz, egal bei welchem CPU Takt. Das ist eine Abwärtskompatiblität, die dem K10 Kern und übrigens auch den neuen K8 Kernen (Rana, Griffin) mitgegeben wurde, um die CPUs auf AM2 bzw. F lauffähig zu halten.
Da die Frage nach dem K8 aufkam: Ein K8 hat genau eine Taktdomäne, nicht wie der K10 (+ neuen K8) 5 (bei QuadCore) bzw.3 (bei DualCore) oder 2 (bei SingleCore). Das bedeutet, der K8 taktet komplett auf seinem Takt. Man sieht das ganz gut daran, dass er besser skaliert als der Core2. bei 1,8GHz braucht ein K8 600-700MHz mehr Takt um da mithalten zu können, bei über 3 GHz schmilzt der Vorsprung auf 300-500 MHz (je nach Anwendung) zusammen. Das ist deswegen so, weil die Speicherlatenzen im Prozessor zusammenschrumpfen, wohingegen sie beim Core2 gleich bleiben. Intel setzte eine FSB Erhöhung dagegen als Hilfe, um den Latenznachteil, den man ggü. den K8 Prozessoren hatte, zu minimieren. Damit wir uns richtig verstehen: Die Brandbreite ist vollkommen irrelevant bei der FSB Erhöhung. Die ist zwar höher geworden, der Performancevorteil lässt sich aber ausschließlich auf den Latenzvorteil des erhöhten FSB zurückführen. Die Bandbreite limitiert selbst heute noch nicht einen Sockel754 Prozessor ggü. einem Sockel 939 Prozessor - und das spielt sich in ganz anderen Regionen ab, als die in denen die heutigen CPUs verkehren. Bei gleicher Latenz gibt es auch keinen nennenswerten Vorteil eines DDR2 K8 ggü. einem DDR1 K8, trotz doppelter, uneingeschränkter, Bandbreite.
Ähnlich läuft es mit dem neuen K10, aber eben nur bei HT3 und Split-Power-Planes Support. Das Problem bei den verschiedenen Taktdomänen ist nämlich woran sich die ganzen Takte orientieren sollen. Beim bisherigen K8 war das immer klar: Reftakt x Multi gab CPU Takt, Reftakt x Multi ergab den bisher festen HT Takt, auf den der CPU Takt synchronisiert wurde. Der Speichertakt ist mit einem Multiplikator an den CPU Takt gekoppelt, weil die interne NB des bisherigen K8 mit dem CPU Takt läuft.
Der K10 arbeitet anders. Es gibt den Reftakt, die Taktdomänen orientieren sich mit einem eigenen Multiplikator jeder daran. Die Multiplikatoren bei jedem Kern sind gleich, jeder Kern kann aber selbst unabhängig von den anderen Kernen ihren Multiplikator(+übrigens die eigene anliegende Spannung, deshalb Split-Power-Planes) bestimmen. Der HT Takt orientiert sich nicht länger am Ref-Takt, sondern am Maximaltakt der CPU-Kerne im Auslieferungszustand und der NB Takt orientiert sich genau am HT Takt. Der Speichertakt errechnet sich mit einem Multiplikator am Takt der NB ab dem K10. Als kleine Info nebenbei: Die TDP der K10 orientiert sich übrigens daran, dass alle 4 Kerne auf absoluter Maximallast bei maximaler Spannung laufen, was bei einem Heimrechner nahezu niemals der Fall sein wird
.
Ein Beispiel:
K8 (6000+):
Rev Takt: 200MHz
CPU Takt = Ref Takt * Multi (5-15) = maximal 3000MHz
HT Takt = Ref Takt * Multi (1-5) = maximal 1000MHz
Takt der internen NB = CPU Takt
RAM Takt = Takt der internen NB / Multi = maximal 400MHz (= DDR2 800)
K10 (3GHz):
Rev Takt: 200MHz (bin mir aber nicht 100% sicher, kann sich auch geändert haben. Dient aber nur als Beispiel, ist also egal)
CPU-Kern-Takt = Ref Takt * Multi (5-15) = maixmal 3000MHz
für jeden Kern einzeln, kann also 4 verschiedene Takte ergeben
HT Takt : if(HT3.0 Spec) HT Takt = maximaler-CPU-Kern-Takt * 0.75 else HT Takt = Ref Takt * 1-5;
Takt der internen NB = HT Takt
RAM Takt = Takt der internen NB / Multi (bisher vollkommen unbekannt) = maximal 533MHz (DDR2 1066)
Hier mal eine Folie, wie es AMD sieht.
http://img228.imageshack.us/img228/9666/splitplane66247rx7.jpg
Jetzt aber vom K8 Takt der internen NB auf den Takt der internen NB zu schließen klappt natürlich nicht, es handelt sich hier um vollkommen andere Konstrukte mit anderen Latenzen. Die K10 NB ist techisch genausoviel weiter (wenn nicht mehr) wie der K10 Kern ggü. dem K8 Kern. Die interne Northbridge umfasst den Crossbar, die 3 HT Links, den Speichercontroller, den L3 Cache und das was eine normale NB sonst noch so mitbringt
.