Spekulationen über neue Kerne in alter Fertigung bei Intel

[Holt]

Es ist ja nicht jeder Transistor die ganze Zeit aktiv, von daher ist es unsinnig die Leistungsaufnahme durch die Anzahl der Transistoren teilen zu wollen um dann auf eine Leistungsaufnahme pro Transistor zu kommen. Das beste Beispiel dafür sind die AVX2 und AVX512 Einheiten, die sind immer da und deren Transistoren zählen daher mit, aber wenn sie wirklich genutzt werden, steigt die Leistungsaufnahme der CPUs deutlich an.

Übrigens bedeutet "nur bis zu einem bestimmten Punkt" was anderes als "nein so ist es nicht", auch wenn dies scheinbar manchen nicht klar zu sein scheint, was die Diskussionen hier echt mühsam macht.

 

[Unrockstar]

Bei Intel muss einigen Leuten der Ar*** wohl gehörig auf Grundeis gehen, sollte das wahr sein. Ist zwar wahrscheinlich nicht so ohne weiteres möglich, die neue Architektur in 14nm zu bringen, aber wenn es wirklich so schlecht aussieht, dann hätte Comet Lake auch gleich schon Sunny Cove in 14nm sein können. Bleibt nur die Frage, ob Comet Lake dann die einzige Generation auf LGA 1200 bleibt und Rocket Lake dann LGA 1201 oder so bekommt.

Sei dir sicher, Mal eben Cove in 14nm bringen bringt weder die 18% IPC, noch die 5Ghz, ohne das die Leistungsaufnahme explodiert. Wenn Intel bis 2021 nicht mit 7nm kommt, oder eben 10nm endlich Serienreif ist, sieht es sehr Duster für die Konsumenten aus. Auch im Server Segment kommt es ja nicht von selbst, das viele AMD nun Nutzen wollen. Wenn Cove in 14nm kommt, dann werden wir 2020 keinen 10 Core im Mainstream Segment sehen. Alles irgendwie sehr unschlüssig formuliert da in Asien. Und wirtschaftlich wäre es eine Bankrott Erklärung, selbst wenn AMD dann nur mit 7nm+ kommt.

@Mo3jo3:
Holt hebelt gerne Physik aus, nimm das nichts drauf. Es ist schon wie Du sagtest, und wenn Cove eine höhere Density hat, dann könnte selbst die AMD Taktrate nicht erreicht werden, wenn man sich eben die derzeitigen 10nm Produkte anschaut. Oder man besinnt sich auf Effizienz und ab 4,5Ghz ist Schluss. Dann wäre es vlt möglich, aber ob das wirtschaftlich ist?

 

[IronAge]

Eine IPC Steigerung aufgrund Mikroarchitektur-Änderung geht auch bei selber Fertigung nicht zwangsläufig mit einer entsprechend höheren Leistungsaufnahme einher.

Dass fürs erste Halbjahr 2020 Comet Lake mit 10 Kernen in 14nm++ auf neuem Sockel vorgesehen ist hast Du auch schon wieder verdrängt.

 

[Latiose]

Es ist ja nicht jeder Transistor die ganze Zeit aktiv, von daher ist es unsinnig die Leistungsaufnahme durch die Anzahl der Transistoren teilen zu wollen um dann auf eine Leistungsaufnahme pro Transistor zu kommen. Das beste Beispiel dafür sind die AVX2 und AVX512 Einheiten, die sind immer da und deren Transistoren zählen daher mit, aber wenn sie wirklich genutzt werden, steigt die Leistungsaufnahme der CPUs deutlich an.

Übrigens bedeutet "nur bis zu einem bestimmten Punkt" was anderes als "nein so ist es nicht", auch wenn dies scheinbar manchen nicht klar zu sein scheint, was die Diskussionen hier echt mühsam macht.

Ah interessant. Das heißt wenn einer wie ich avx überhaupt nicht verwendet,das dann die Hälfte der Transistoren überhaupt nicht verwendet werden oder gar nur halt weniger. Das erklärt auch warum ich darum nie 100 % auslastung habe sondern nur 75 %. Mit avx läßt ich meine CPU zu 100 % aus. Sofern ich beim umwandeln mindestens 1080p Aufnahmen umwandle. Bei 720p und niedriger spielt es keine Rolle ob mit oder ohne avx. Anscheinend kann die Software ab da avx nicht sinnvoll auslasten. Dann liegt somit wirklich die hälfte der CPU brach.
Ich weiß ja nicht wieviel avx an Transistoren an Platz einnehmen.
ich weiß nur das mein i9 9980xe hochgerechnet dank treadripper wo 8 Kerne 4, 8 Mrd transsitroen hat. Somit hat die genannte CPU dann 10,2 Mrd transsitroen.
Wenn ich also eines nicht Nutzens von avx somit nur 7,5 oder vielleicht auch 8 Mrd transsitroen wirklich ausnutze. Na das wäre ja doof,denn dann bringe mir ja noch mehr transsitroen ja auch nicht mehr Leistung.

 

[Holt]

Eine IPC Steigerung aufgrund Mikroarchitektur-Änderung geht auch bei selber Fertigung nicht zwangsläufig mit einer entsprechend höheren Leistungsaufnahme einher.

Das ist richtig, aber man sollte sich mal ansehen was für Änderungen gemacht werden, meistens sind es solche die mehr Transistoren brauchen, für mehr Cache, größere Puffer oder Befehlserweiterungen, die zusätzlichen Transistoren brauchen dann ggf. auch Strom. Daher lassen sich eben die Architekturverbesserungen am besser umsetzen, wenn der Fertigungsprozess mehr Transistoren pro mm² erlaubt. Architektur und Fertigung gehen normalerweise immer auch Hand in Hand.

 

[Mo3Jo3]

@Unrockstar
Holt seine Argumente sind nicht Falsch. Kleinere Transistoren haben natürlich einen kleineren Querschnitt. Ein kleinerer Querschnitt bedeutet auch ein höherer elektrischer Widerstand. Ein höher Widerstand bedeutet mehr Wärmeverlust in jedem Transistor.
Es ist halt so, dass ich(wir?) viel zu wenig Wissen über die Physikalischen Vorgänge in der CPU haben, um über die Transistoren genaue Antworten zu liefern. Auch über die architektonischen Vorgänge!
Holt sagte, es sind ja nicht immer alle Transistoren gleichzeitig aktiv. Als Beispiel führt er den AVX512 Befehlssatz an, deren Transistoren meistens ja gar nicht benutzt werden(weil die meisten Anwendungen dies nicht beherrschen).
Ist das wirklich so? Mir stellt sich die Frage: hat ein Befehlssatz überhaupt eigene Transistoren oder werden die allgemein vorhanden Transistoren nur anders genutzt?
AVX ist ein Befehlssatz, welcher auf parallele Datenverarbeitung setzt. Vielleicht werden auch deshalb die allgemein vorhandenen Transistoren viel stärker genutzt und die CPU wird deshalb wärmer.
Ich weiß es nicht.

Edit: das führt mich auch direkt weiter zu Latiose. Auch ohne AVX kann man eine CPU auf 100% Auslastung bringen. Wenn deine CPU nur auf 75% kommt, wird das andere Gründe haben. NICHT weil 25% Deiner Transistoren AVX Transistoren sind

 

[Hyrasch]

Befehlssatz eigene Transistoren?
Auf die schnelle dieses pdf durchstöbert www.cai.sk/ojs/index.php/cai/article/download/2017_5_1001/851
Hier wird beschrieben das Intel sich in den Jahren vor 2010 an dem Befehlssatz FMA probiert hat, welcher noch extra dafür zugewiesene Transistoren benutzte.
Mit dem Wechsel zu AVX/AVX2 benötigt es aber keine extra Transistoren mehr; die bereits vorhandenen werden (effektiver) genutzt.

 

[Mo3Jo3]

Danke

 

[Holt]

hat ein Befehlssatz überhaupt eigene Transistoren oder werden die allgemein vorhanden Transistoren nur anders genutzt?

Das hängt von den jeweiligen Befehlen ab, die AVX512 Befehle werden z.B. in eigenen Einheiten verarbeitet, haben also eigene Transistoren. Wie weit diese Einheiten und damit deren Transistoren bei welcher Architektur auch für andere Befehle genutzt werden, dürfte man aber kaum erfahren. Die Frage zeigt aber wie wenig Ahnung von CPUs vorhanden ist und habe echt keine Lust hier alles zu erklären, daher bin ich hier mal raus.

 

[Hyrasch]

Interessier mich nicht stark für das Themengebiet aber eine einfache Zusammenfassung oder Erklärung irgendwo zum Nachlesen da?
Jetzt nicht von 2010, sondern vllt. von heutigen Intel/AMD-Prozessorem.

 

[Mo3Jo3]

Habe lange auf Google Scholar gesucht, aber nichts gefunden. Da scheinen sich die CPU Hersteller nicht in die Karten schauen zu lassen.
Die einfachste(trotzdem umfangreich) Arbeit über Prozessoren die ich gefunden habe, ist eine Semesterarbeit von der TU Berlin.
http://www.ch-r.de/et/nue-atmmk-mikroprozessoren.pdf
Aber grade der Punkt Befehlssätze ist hier recht Kurz und hilft nicht wirklich weiter. Diese ist auch schon recht alt.

 

[Don]

Backporting und Plus-Plus-Fertigungsschritte: Intel zeigt Pläne zur Fertigung bis 2029 - Hardwareluxx