Erst muss man sich mit Materie auseinandersetzen bevor man darüber sprechen kann und Latenzmessungen sind eben Latenzmessungen. Erstelle doch selbst welche wenn du glaubst dass sie nicht stimmen.
Ja, einige sollten sich wirklich erst mal mit der Materie befassen, bevor sie falsche Behauptungen in den Raum stellen, wie das CCX Design hätte deutliche Nachteile bei Spielen. Dem ist eben nicht so. Das wurde anhand von Spielen nachgewiesen. Dafür braucht es nicht mal Latenzmessungen.
Der Einfluss des CCX Designs inkl. Infinity Fabric ist eine Problemstelle in AMD´s Design
Mitnichten. Infinity Fabric ist eine Notwendigkeit für kohärente Systeme. Ohne wird es in Zukunft nicht gehen. Intel forscht ja ebenso an solchen Interconnects. Allerdings haben sie hier noch nichts marktreifes. Glaub es mir oder auch nicht, das wird aber kommen.
Der CCX selbst ist wiederum eine gewollte Lösung, um die Kosten niedrig zu halten und relativ einfach verschiedene Designs der selben Generation auf den Markt zu bringen. Eine Problemstelle ist das nicht per se. Ganz im Gegenteil, ich nehme gerne deutlich günstigere Prozessoren mit >4 Kernen. Man kann noch so sehr über Latenzen, Transferraten etc philosophieren. Wenn sie in der Praxis maximal Unterschiede im Messtoleranzbereich ausmachen, dann ist und bleibt es nur theoretisches Gerede. Eine Problemstelle sehe ich eher bei Intels riesigen monolithischen Designs, die bisher 1-2 Architekturgenerationen hinterherhinkten. Als informierter und potenzieller Kunde wünscht man sich was anderes. Da will ich einen Prozessor mit vielen Kernen basierend auf der aktuellsten Architektur.
Bei Ryzen steigt die Latenz bereits bei >4 mb Blöcken deutlich an, bei Intel nicht
Doch, auch bei Intel CPUs mit 8 MB L3 steigt sie laut entsprechender Tests bei >4 MB schon an.
Auch beim i7-6900K steigt sie bereits unterhalb seiner 20 MB L3 an.
Du solltest in solche Diagramme einfach nicht zu viel hineininterpretieren. Gerade die Übergangsphasen von einem zum nächsten Cache-Level können sicherlich nicht von jedem gängigen Tool präzise erfasst werden. Ergebnis sind dann widersprüchliche Messungen. Wie
diese, die klar zeigt, dass erst oberhalb von 8 MB die Latenz bei Ryzen deutlich ansteigt.
AMD wählte ein inklusives Cachedesign
Nein. Der L3 ist nicht inklusive. Es ist ein Victim Cache. Bitte erst informieren, dann darüber diskutieren!
Bis 4MB ist sie etwas niedriger danach steigt sie massiv an und bremst. Aber dreh es dir ruhig hin bis es passt.
Das machst du gerade. Aber ich merke schon, mit dir ist nicht vernünftig zu diskutieren, weil du erstens wenig Ahnung von der Materie hast und zweitens notorisch Probleme bei Ryzen siehst, wo keine sind, und diese auch noch ohne Ende aufbauschst.
Selbst Bulldozer hat bei 4mb bis 8mb Blöcken eine deutlich niedrigere Latenz als Ryzen.
Und nochmal, das hast du dir auch nur ausgedacht und ist falsch. Zens L3 hat eine Latenz von 40 Takten. Bulldozers L3 Latenz liegt bei über 60 Takten.
Also hat Ryzen in Wirklichkeit nur 4mb Level 3 Cache und die restlichen 4mb in einem CCX sind dann Level 4 Cache?
Nein. Ryzen hat 2x 8 MB L3.
Dass die Latenzen vom einem CCX zum anderen schlecht sind, ist erwartbar, innerhalb eines CCX sollte das aber nicht auftreten.
Tut es ja auch nicht.
Ich weiß ja nicht, aber es könnte daran liegen, dass KBL nur 8 MB L3-Cache hat.
Ryzen hat 16 MB (2*8 MB), aber die Latenz fängt schon bei 4 MB an zu spiken.
Du scheinst nicht zu verstehen, was der Punkt an meiner Aussage war. Richtig, KBL hat maximal 8 MB L3, die an einen Kern angebunden sind. Genauso wie Ryzen. Über 8 MB fällt Latenz sowohl bei KBL als auch Ryzen auf RAM Niveau zurück. Völlig unabhängig vom CCX Design. Trotzdem behaupten einige, Ryzen hätte aufgrund des CCX Designs eine Gaming Schwäche. KBL hingegen hat keine Gaming Schwäche, obwohl praktisch das gleiche Speicherverhalten ab 8 MB zu beobachten ist. Ergibt keinen Sinn, richtig?
Nochmal, das CCX Design hat in der Praxis keine nennenswerte negativen Auswirkungen, auch in Spielen nicht.
Ja, ist kein Problem per se, aber bei Cache sensibler Software teilweise schon. Das hat auch nichts mit gewissen Datengrößen zu tun, sobald zwischen den CCX-Blöcken kommuniziert werden muss, also nicht nur wenn der L3-Cache überläuft, kommt es zur drastischen Erhöhung der Latenz und Verringerung der Transferrate.
Wie gesagt, in der Praxis vernachlässigbar, weil das meiste eh von L1 und L2 abgepuffert wird. Ich denke AMD wird da schon einige clevere Mechanismen eingebaut haben, damit keine unnötigen Transfers stattfinden.
Ja die C2Q waren schon krass schlecht
Du verstehst wie so oft nicht worum es geht. Dass sie schlecht waren, hat keiner behauptet. Aber dass deren Multicore-Design, welches weitaus schlechter war als das von Ryzen, von den Intel Verfechtern nie angeprangert wurde, bei Ryzen jetzt aber draufgehauen wird, mit teils völlig falschen Behauptungen, ist einfach nur Heuchelei. Da fällt mir meine Aussage von weiter vorne wieder ein:
Ich kritisiere aber Unsachlichkeit dort, wo es angebracht ist. Auch wenn das manche nicht kapieren (wollen) aufgrund ihrer sehr einseitigen Sichtweise.
Einige haben leider eine zu einseitige und unsachliche Sichtweise.
Auch bedenkst du nicht, dass zu der Zeit die Software komplett anders war und es dort noch keine Nachteile durch das altmodische Design gab.
Wie Multithreading implementiert wurde, war damals nicht anders. Es gab nur weniger Software, die Multithreading berücksichtigten. Was sich vor allem auf partitioniertes Multithreading bezieht und für das Thema des CCX Designs eh belanglos ist. Datentransfers zwischen Kernen reduzieren sich bei partitioniertem Multithreading auf ein Minimum.
Da du scheinbar gerne in der Vergangenheit schwelgst, ja dann stimmt es
Das war, ist und wird auch so bleiben und hat nichts explizit mit der Vergangenheit zu tun.
