Mich würde mal interessieren, wie das mit der "option to use 4 additional Lanes to PCH dedicated to storage BW" genau aussieht. Im ersten Post wurde das jetzt als 4 zusätz Gen3 Lanes interpretiert, wie in anderen Foren auch. Das kann aber, glaub ich, nicht sein.
Der PCH kann nur Gen2 Lanes haben. Am ehesten sieht das für mich so aus, als könnte man einfach den DMI, der bisher von den 40 Lanes Gen3 der CPU und den 12 Gen2 des PCH 4 Lanes zur Verbindung nutzt, auf 8 Lanes verbreitern, die allerdings wegen dem PCH noch immer Gen2 wären, also insgesamt 4GB/s Bandbreite mit 8 Lanes.
Möglicherweise hat der X79 auch insgesamt 16 Lanes, um eben weiterhin 8 Lanes zur Nutzung neben den 8 Lanes für den DMI bereitzustellen, dass glaube ich aber nicht. Keinesfalls hat der PCH neben den 12 Lanes Gen2 noch 4 zusätzliche Gen3, sowas geht einfach nicht.
Bleibt die Frage, was Option heisst. Können die Hersteller bei der Entwicklung des Mobos entscheiden, ob der DMI 4 oder 8 Lanes breit ist, oder kann der Nutzer das im BIOS entscheiden?
Wirkt imho eher wie eine Notlösung, man hätte stattdessen lieber den PCH auch auf Gen3 bringen oder die Anbindung per QPI herstellen sollen.
. Bin mal gespannt wann die ersten Reviews eintreffen und evtl. bin ich vielleicht selbst schon, mit einem eigenen dabei 
