[Sammelthread] AMD Bulldozer - Next Generation new CPU Architecture - Sammelthread

Status
Für weitere Antworten geschlossen.
hmm die streifen in der mitte sind aber nicht der l3 cache? (sieht so verhältnismäßig klein aus)
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Liegt daran, dass der Die mit schätzungsweise 330-340mm² wohl recht groß ist (hat jemand an Hand der L2-Caches abgemessen). Der Shot ist aber so oder so photoshoped, deswegen alles höchst ungenau.
 
Zuletzt bearbeitet:
die oberen Module sehen mit den unteren unterschiedlich groß aus
Gibts dafür plausible Erklärungen, oder ist das nur eine "stümperhaft" zusammengepappte Fototmontage? Der Cache sieht im oberen Teil ja auch etwas gestaucht aus(auch auf dem "Originalbild").

Edit: Laut Aussagen von JF wurde der DIE-Shot bewusst manipuliert um Rückschlüsse auf Performance und Features zu verhindern.
 
Zuletzt bearbeitet:
Die Cachestrukturen von GF/IBM sind in 32nm absolut winzig, sogar kleiner als die von Intel in 32nm; im Verhältnis zur 45nm ca. um die Hälfte(!) kleiner. Die Grössenverhältnisse sind also vom Cache her nicht auf 45nm zu übertragen. Allerdings sieht man gut, dass es 16MiB insgesamt sein müssen: 4x 2MiB L2 und 4x 2MiB L3. Das bedeutet, dass der L3 wieder nicht voll inclusive sein kann.
 
Zuletzt bearbeitet:
Hans de Fries hat da mal genau nachgemessen. 2MB Cache in 32nm: ~11,1mm² bei SB, 12,62mm² bei Llano.

Quelle: http://www.chip-architect.com/news/Llano_vs_SandyBridge_vs_Westmere_s.jpg

Oder beziehst du dich bei deiner Behauptung auf SRAM Testwafer? Deren Packdichten sind für reale Produkte nicht wirklich relevant, dort muss auch auf Taktbarkeit hingearbeitet werden.

Edit: Mit den 12,6mm²/2MB Cache und obigem Bild komme ich übrigens auch auf ~340mm². Ein massiver Brocken Silizium wird das. ;)

Übrigens: Auch bei gleicher Größe von L2 und L3 Cache wäre ein vollständig inklusives Design zumindest denkbar - der Latenzvorteil durch das Vorhandensein aller Daten im L3 wöre auch hier gegeben.
 
Zuletzt bearbeitet:
Frag doch mal HOT, warum er die Diskussion über Cachegrößeb bei Intel begonnen hat - ich habe mir nur erlaubt, sie mit den korrekten Werten zu unterlegen. :wink: Deine AMD-Diskussion im SB-Thread wurde von dir gestartet - fällt dir etwas Entscheidendes auf?
 
Zuletzt bearbeitet:
Habe mal eben wild hin und her gerechnet mit BD vs Sandybridge!
Also laut PCGH soll der BD ja ca. 33% effizienter werden wodurch der BD ja dann in etwa auf augenhöhe mit dem Sandybridge sein sollte was die Pro/Mhz leistung angeht (in der Theorie) was eigentlich auch hinkommen sollte!
(BD + CMT ca 80% mehr power und SB+ HT 25% mehr power)
Wenn man nun rechnet müßte Intel ja 5,4Kerne haben um mit einem 4 Modul BD gleich zu ziehen und gegen einen 8 Modul BD bräucht intel sogar schon 10,8 Kerne!
@ Duplex u. mr.dude
meint ihr das das so in etwa hinkommen kann??
Weil wenn ja kann Intel dem BD mit 8 modulen eigentlich nix anhaben!
P.s. habe bis jetzt auch nur von 4Modulen für den desktop gelesen und den 8Modul BD für server.. Meint ihr das die dann noch den 8Modul BD für AM3+ nachreichen oder wohl eher dann auf einen AM4 setzen werden weil ich nix von einem 8Modul BD fürn Desktop gefunden hatte!
 
Zuletzt bearbeitet:
Wenn das 4-Modul Modell wirklich um die 340mm² liegen sollte, ist das bzgl. Die-Size wohl so ziemlich das Ende der Fahnenstange in 32nm - das ist in etwa die Größe von Thuban.
 
Wenn das 4-Modul Modell wirklich um die 340mm² liegen sollte, ist das bzgl. Die-Size wohl so ziemlich das Ende der Fahnenstange in 32nm - das ist in etwa die Größe von Thuban.

Habe mir auch gedacht das AMD auf grund der TDP nur den 4Modul BD auf dem desktop bringt! Vieleicht wird es nochmal ein 6Modul geben aber dann wohl in richtung 140watt!
 
Wenn man nun rechnet müßte Intel ja 5,4Kerne haben um mit einem 4 Modul BD gleich zu ziehen und gegen einen 8 Modul BD bräucht intel sogar schon 10,8 Kerne!

Wenn dann müsste es genau umgekehrt sein, da BD Cores nicht den gleichen Funktionsumfang enthalten wie SB Cores ;) Denn es ist so gemeint: 1 Modul (2x "Cores") = 1.8x reelle Cores

5.4x BD Core (1 Modul = 2 Cores) = 4x SB Core

Bei 8x BD Core würde man dann 8.1x SB Core benötigen, also ausgeglichen.

Aber das ganze Vergleichen der beiden Kerne halte ich im Moment für sinnlos, da bei beiden Architekturen noch einiges im dunklen liegt. Insbesondere beim Bulldozer.
 
Zuletzt bearbeitet:
Wenn dann müsste es genau umgekehrt sein, da BD Cores nicht den gleichen Funktionsumfang enthalten wie SB Cores ;) Denn es ist so gemeint: 1 Modul (2x "Cores") = 1.8x reelle Cores

5.4x BD Core (1 Modul = 2 Cores) = 4x SB Core

Bei 8x BD Core würde man dann 8.1x SB Core benötigen, also ausgeglichen.

Aber das ganze Vergleichen der beiden Kerne halte ich im Moment für sinnlos, da bei beiden Architekturen noch einiges im dunklen liegt. Insbesondere beim Bulldozer.

hmm warum das passt doch! 4Module x1,8 vs 4x1,25(intel)

Klar das vergleichen ist sone sache! Ich finde das halt immer recht interessant!
 
die oberen Module sehen mit den unteren unterschiedlich groß aus
Wie Mondrial schon sagte, das Ding ist mit ziemlicher Sicherheit photoshopped. Sieht man gut an den oberen Modulen, die künstlich in die Länge gezogen wurden, indem Logik einfach dupliziert wurde. Also ich würde da noch nicht zu viel hineininterpretieren.
Wenn man aber trotzdem mal eine Rechnung aufmachen möchte, Llano hat pro Kern weniger als 10 mm² in 32 nm. Nehmen wir an, dass ein Bulldozer Modul durch verbreitertes Frontend und verbreiterte FPU in weiten Teilen bis zu 50% an Transistoren hinzugewinnt + 12% durch den zweiten Integer Cluster, dann könnte ein Modul am Ende 15-16 mm² ohne L2 gross sein. Stimmen die Proportionen auf dem Die Shot halbwegs (untere Module im Vergleich zur Gesamtgrösse), dann dürfte ein solcher 4-Modul Bulldozer vergleichsweise klein sein mit 240-250 mm². Das wäre nicht grösser als der aktuelle Deneb. Wenn man bedenkt, dass ein solcher Bulldozer bis zu doppelter Performance generieren kann, oder sogar mehr, ziemlich beeindruckend für lediglich einen Full-Node Unterschied.


Die Cachestrukturen von GF/IBM sind in 32nm absolut winzig, sogar kleiner als die von Intel in 32nm; im Verhältnis zur 45nm ca. um die Hälfte(!) kleiner. Die Grössenverhältnisse sind also vom Cache her nicht auf 45nm zu übertragen. Allerdings sieht man gut, dass es 16MiB insgesamt sein müssen: 4x 2MiB L2 und 4x 2MiB L3. Das bedeutet, dass der L3 wieder nicht voll inclusive sein kann.
Jup, so ist das. Ich denke auch, dass wir zwischen L2 und L3 ein inklusives Cacheverhalten ausschliessen können. Ist vermutlich auch gar nicht notwendig. War da nicht irgendwas mit Write-through bei Bulldozer? Bleibt noch die Frage, wie es zwischen L1 und L2 ausschaut. Da der L2 relativ gross ist, könnte der inklusive L1 (96 KiB insgesamt) sein. Wenn ich mich dunkel erinnere, hatte JF auch mal etwas angedeutet mit einem Mix aus inklusivem und exklusivem Design.


meint ihr das das so in etwa hinkommen kann??
Weil wenn ja kann Intel dem BD mit 8 modulen eigentlich nix anhaben!
P.s. habe bis jetzt auch nur von 4Modulen für den desktop gelesen und den 8Modul BD für server.. Meint ihr das die dann noch den 8Modul BD für AM3+ nachreichen oder wohl eher dann auf einen AM4 setzen werden weil ich nix von einem 8Modul BD fürn Desktop gefunden hatte!
8 Module wird es für Desktop nicht geben. Dafür brauchst du Quad-Channel. Das wird kein AM3+ Board unterstützen. Du kannst dir also maximal ein solches System auf G34 Basis aufbauen.
Und ja, ich denke auch, dass Intel mehr als 4 Kerne brauchen wird (~6?), um mit dem 4-Modul Bulldozer bei Auslastung aller Kerne gleichzuziehen. Wobei das natürlich von der Anwendung abhängen wird und welche Instruktionen genutzt werden (SSE, AVX, FMA, usw).
 
8 Module wird es für Desktop nicht geben. Dafür brauchst du Quad-Channel. Das wird kein AM3+ Board unterstützen. Du kannst dir also maximal ein solches System auf G34 Basis aufbauen.
Und ja, ich denke auch, dass Intel mehr als 4 Kerne brauchen wird (~6?), um mit dem 4-Modul Bulldozer bei Auslastung aller Kerne gleichzuziehen. Wobei das natürlich von der Anwendung abhängen wird und welche Instruktionen genutzt werden (SSE, AVX, FMA, usw).
Naja wenn der BD wirklich nur ca.250mm² groß sein sollte wäre es doch kein problem einfach zwei module extra dran zu bauen oder? Weil wenn Intel wirklich den 8Kern SB bringt wäre AMD mit nem 4Modul BD keine konkurenz mehr für intel!
 
Es bringt wenig, mit aller Gewalt auf die Leistungsspitze zu drängen, wenn es das Produkt nicht ohne weiteres hergibt - explodierende Leistungsaufnahmen o.ä. will keiner.

Nochmal zur genauen Die-Size Analyse:

 
Kann euch ja verstehen das das Mies ist wen man Intel System hat und man auf einer 1156 Sockel aufbaut und das auch schon wieder "veraltet" ist bzw. weis das SB darauf nicht mehr laufen wird, ist das auch alles andere als "schön" :heul:

Aber so ist es nun mal ich denke und hoffe das sich das wenigstens positiv auf die Performance auswirkt und man somit nicht auf ältere Standards achten muss.
Nun den hoffe ich das BD und SB einiges vorlegen, den nicht nur die GPUs erleben einen quais Stillstand:shake:
 
weis wer was ob AM3 CPU´s auf den AM3+ brettern laufen werden?

denn AM2 CPU´s liefen ja nahezu überperfekt auf den AM2+ brettern und ein neues und hoffentlich besseres board wären auch ne feine sache mit nem X6 als upgrade
denk 100 bis ev sogar 200mhz mehr an 24/7 tauglichem takt könnt ich da schon rausholen wenn daß baord weniger v-dimm als 1,6v zulässt und die spannungen stabieler sind
 
Zuletzt bearbeitet:
weis wer was ob AM3 CPU´s auf den AM3+ brettern laufen werden?

denn AM2 CPU´s liefen ja nahezu überperfekt auf den AM2+ brettern und ein neues und hoffentlich besseres board wären auch ne feine sache mit nem X6 als upgrade
denk 100 bis ev sogar 200mhz mehr an 24/7 tauglichem takt könnt ich da schon rausholen wenn daß baord weniger v-dimm als 1,6v zulässt und die spannungen stabieler sind

guckst du hier:

klick

Für den „Zambezi“ wird ein neuer Sockel mit der Bezeichnung AM3+ eingeführt, der aber abwärtskompatibel ist. Es können also AM3 Prozessoren auf dem neuen AM3+ Sockel verbaut werden.
 
vielen dank

mann freu ich mich auf ein neues board :)

kann froh sein daß ich bei den 890FX ausgelassen habe!

nun sollten wir jeden trag ne kerze anzünden, damit die boardhersteller ebensogute AMD boards auf den markt werfen wie mans bei den intel boards gewohnt ist
 
Zuletzt bearbeitet:
@Powerplay

8 Module für Desktop in einem AM3 Package wäre möglich, aber wie mr.dude schon sagte würde die Bandbreite bei Dual Channel limitieren, dazu kommt noch große Probleme mit der TDP, Taktraten ;) eher wird AMD ein 6 Modul BD mit anderer Cache größe nachschieben.


@Bulldozer2

evtl. kommt Bulldozer2 mit 4 integer Cores & mehr IPC pro Modul, 4 Module> 4 integer = 16 Threads

die andere speku wäre, 3 integer & mehr IPC pro Modul

meine letzte speku wäre, 50% mehr IPC pro Modul, AMD würde bei 2 integer pro Modul bleiben und zusätzlich die Cache größen vergrößern
 
nun sollten wir jeden trag ne kerze anzünden, damit die boardhersteller ebensogute AMD boards auf den markt werfen wie mans bei den intel boards gewohnt ist

Ich denke da hast du was verpasst.
Aktuell hängt Intel mit seinen P55 Brettern hinterher.
An den aktuellen AM3 Brettern gibts eigentlich nichts zu mäkeln.
 
Naja wenn der BD wirklich nur ca.250mm² groß sein sollte wäre es doch kein problem einfach zwei module extra dran zu bauen oder?
Technisch ist das sicherlich kein Problem. Probleme gibt es deshalb trotzdem. Entwicklungsaufwand, Validierung, neue Masken, usw. Das sind keine Peanuts. Jedes Design muss gründlich durchkalkuliert werden. Und ein extra 6-Modul Design für Desktop macht halt wenig Sinn, da kein wirklicher Markt vorhanden ist. Bei Servern wird es ja 6-Modul CPUs geben. Da nimmt man einfach 2 Orochi Dies per MCM mit jeweils einem deaktivierten Modul.

Weil wenn Intel wirklich den 8Kern SB bringt wäre AMD mit nem 4Modul BD keine konkurenz mehr für intel!
Man muss in einem 0,00000001% Markt auch keine Konkurrenz sein. ;)


Nochmal zur genauen Die-Size Analyse:
Irrelevant. Es gibt keine gesicherten Informationen, wie viel Fläche pro L2 gebraucht wird. Anhand von Llano lässt sich da überhaupt nichts schlussfolgern. Zudem scheinen die L2 Bereiche auf dem Orochi Die Shot gefaked. Die oberen sind zB deutlich kleiner. 335 mm² ist jedenfalls unrealistisch. Es sollte eher Richtung 300 mm² bzw darunter gehen.
Btw, du musst das nicht permanent wiederholen (zum 5. mal jetzt?). Wir haben deinen Unfug schon beim ersten mal verstanden. :rolleyes:
 
Zuletzt bearbeitet:
Irrelevant. Es gibt keine gesicherten Informationen, wie viel Fläche pro L2 gebraucht wird. Anhand von Llano lässt sich da überhaupt nichts schlussfolgern. Zudem scheinen die L2 Bereiche auf dem Orochi Die Shot gefaked. Die oberen sind zB deutlich kleiner. 335 mm² ist jedenfalls unrealistisch. Es sollte eher Richtung 300 mm² bzw darunter gehen.
Btw, du musst das nicht permanent wiederholen (zum 7. mal jetzt?). Wir haben deinen Unfug schon beim ersten mal verstanden. :rolleyes:
 
Naja mal sehen wie groß der dann wirklich sein wird!
Mal was anderes...
@mr dude
du sagtest ja das die Bandbreite limitieren würde bei einem 8Modul design und da meine frage. Da ja der speichercontroler in der CPU sitzt.. Ist es nicht einfach möglich auch quadchannel auf z.B. nem AM3 board zu fahren?? Weil die boards haben ja 4 speicher steckplätze und der speichercontroler ist ja eh in der CPU!
 
Warum will Undertaker 1 im Bulldozer Thread über den selbst von AMD bestätigten nicht ganz echten DIE Shot Llano sprechen, um dann dies auf Bulldozer zu produzieren? Ist doch Bulldozer eine neue Architektur und Llano ein verbesserter Athlon II.
Wie soll man das verstehen?
 
Hmm, den L3 Cache könnte man ebenfalls noch zur Berechnung heranziehen.

Diesen messe ich (links unten) mit 412x72 Pixeln, was ~375mm² ergeben würde.

Nun, von deutlich über 300mm² können wir wohl sehr sicher ausgehen, mir erscheinen immernoch die ~340mm² am realistischsten, aber das ist mehr Gefühlssache.
Immerhin müssen wir bedenken, dass 16MB L2 und L3 Cache allein schon über 100mm² ergeben - und da ist noch keinerlei Logik dabei.

Auch ganz interessant wäre die Frage, wie groß ein 2-Modul Modell werden würde, durch den weitestgehend identischen I/O Bereich wohl etwas über die Hälfte - bei 350mm² für 4 Module vielleicht etwa 200mm²?

@[TLR]Snoopy

Cachegrößen hängen in erster Linie vom Prozess und nicht der Architektur ab. Bulldozer und Llano verwenden beiden 8T Cachezellen, damit besitzen beiden auch nahezu identische Cachegrößen/MB, was eine sehr gute Vergleichbarkeit ermöglicht. Das größte Fragezeichen ist der bearbeitete Die-Shot, da kann man nur verlässlichere Infos abwarten und dann erneut nachkorrigieren - nach oben oder unten. :)
 
Zuletzt bearbeitet:
Da ja der speichercontroler in der CPU sitzt.. Ist es nicht einfach möglich auch quadchannel auf z.B. nem AM3 board zu fahren?? Weil die boards haben ja 4 speicher steckplätze und der speichercontroler ist ja eh in der CPU!

Also ich würde mal darauf tippen, dass dafür auch das Board ausgelegt sein muss. Vor allem die Signalleitungen zu den DIMMs. Ist ja schon was Anderes, wenn 4 DIMMs statt 2 gleichzeitig angesprochen werden.
 
du sagtest ja das die Bandbreite limitieren würde bei einem 8Modul design
Das habe ich nie gesagt. Ich sagte, der 8-Modul Bulldozer (MCM Orochi) erfordert Quad-Channel, rein hardwareseitig (Board), nicht performanceseitig. Ob Dual-Channel bei einem 8-Modul Bulldozer die Bandbreite limitiert, hängt wie so oft von der jeweiligen Anwendung ab und natürlich von den Speichermodulen.

Da ja der speichercontroler in der CPU sitzt.. Ist es nicht einfach möglich auch quadchannel auf z.B. nem AM3 board zu fahren?? Weil die boards haben ja 4 speicher steckplätze und der speichercontroler ist ja eh in der CPU!
Richtig, das ist möglich. Aber es gibt halt keine AM3 Boards mit Quad-Channel (dürfte bei AM3+ nicht anders werden). Hinzu kommt, dass Server CPUs im LGA Package ausgeliefert werden, Desktop CPUs im PGA Package. Selbst wenn ein AM3 Board Quad-Channel unterstützten würde, müsste AMD erstmal Quad-Channel CPUs im AM3 Package anbieten.


Warum will Undertaker 1 im Bulldozer Thread über den selbst von AMD bestätigten nicht ganz echten DIE Shot Llano sprechen, um dann dies auf Bulldozer zu produzieren? Ist doch Bulldozer eine neue Architektur und Llano ein verbesserter Athlon II.
Wie soll man das verstehen?
Er will mit seinem Unfug halt auch zum x-ten mal AMD Threads zuspammen, damit jeder seine verquere Weltansicht lesen kann. Einmal reicht halt nicht. Ziemlich peinlich und Kindergarten pur.


Undertaker 1
bla bla ... bla bla ... bla bla bla
Irrelevant. Es gibt keine gesicherten Informationen, wie viel Fläche pro L2 gebraucht wird. Anhand von Llano lässt sich da überhaupt nichts schlussfolgern. Zudem scheinen die L2 Bereiche auf dem Orochi Die Shot gefaked. Die oberen sind zB deutlich kleiner. 335 mm² ist jedenfalls unrealistisch. Es sollte eher Richtung 300 mm² bzw darunter gehen.
Btw, du musst das nicht permanent wiederholen (zum 8. mal jetzt?). Wir haben deinen Unfug schon beim ersten mal verstanden. :rolleyes:


Muss man nicht, nur wie die vergangeheit mit Athlon64 FX, Quad FX usw gezeigt hat will AMD auch in diesem kleinen Marktsegment gerne mitmischen - schließlich gehts da ums Prestige
Athlon FX = AMD Anno 2003
AMD Anno 2010 != AMD Anno 2003 ;)

Wenn AMD heutzutage in diesem Bereich mitmischen wöllte, hätte man bereits Magny-Cours als Option für AM3 im Portfolio. Angesichts von Entwicklungen wie Bobcat oder Llano ist doch klar, wohin die Reise bei AMD im Client Markt geht -> Low Power, Mainstream, Performance. High-End gibt es nur bei Servern. Wobei selbst das relativ ist angesichts von IBMs zSeries & Co.
 
Zuletzt bearbeitet:
Status
Für weitere Antworten geschlossen.
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh