moebius
Neuling
Mensch blacky - hab oben mich nur verschrieben, was ich meine sollte klar sein, bitte pass auf mit deinen Halbwahrheiten.
Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: this_feature_currently_requires_accessing_site_using_safari
Wenn du mit der neuen prime Version testest, dann macht der cpu intern 0.1V mehr vcore drauf
Mensch blacky - hab oben mich nur verschrieben, was ich meine sollte klar sein, bitte pass auf mit deinen Halbwahrheiten.
Neben der Temperatur scheint mir das Zusammenspiel von Ringbus und Core noch das größte Problem zu sein...
Eine Erhöhung der Ringbus Spannung bringt auf jeden Fall Stabilität, soviel ist klar, aber in welchem Verhältnis zum (Kern-)Takt? Wie sind da eure Erfahrungen?
Ich habe beim Ringbus momentan 4.2GHz bei 1.1V anliegen, auf 3.9GHz runter zu gehen bringt mir spätestens ab 4.5GHz Core keinen zusätzlichen VCore Spielraum mehr, mehr Spannung jedoch schon.
Ich traue mich mangels Erfahrung mit dem Ringbus aber irgendwie nicht, da die Spannung noch extrem viel höher drücken... gibt es da schon Erfahrungswerte, wie weit man gehen kann?
Das Thema Köpfen habe ich jedenfalls erst mal nach hinten verschoben, mein bester schafft 4.8GHz erst bei 1.35V... lohnt sich gar nicht erst
Ringbusspannung ist meines Erachtens die externe Stromversorgung über das Board, Standard sind 1,8v.Ich glaub Du meinst die Cache oder Zncorespannung, da ist der Standard 1,050v. Wird der Cache/Uncoremulti erhöht, muss man die anpassen, da liegt man schnelll bei 1,25v bei Multis ab 40.Ein Zusamenspiel der Core- und Cachemultis ist gegeben. Optimal wäre beisde synchron zu halten, was ab Multi 40 schwierig wird, weil da nicht jede Cpu mitgeht (schlechterer IMC).Je mehr die Multis dann auseinandergehen, umso schlechter wird die Ramperformance da sich die Latenzen verschlechtern.
Nein, das ist VCCIN. Der Ringbus ist das zentrale Interface, welches die Kerne, L3/LLC Cache, iGPU und den Rest miteinander verbindet. Also das was du Cache oder "Uncore" nennst, wobei es diese Bezeichnung seitens Intel gar nicht gibt, das war früher bei Nehalem. Hier die Übersicht: http://extreme.pcgameshardware.de/a...-howto-intel-haswell-oc-guide-idfvoltage2.jpgRingbusspannung ist meines Erachtens die externe Stromversorgung über das Board, Standard sind 1,8v.
Ich glaub Du meinst die Cache oder Zncorespannung, da ist der Standard 1,050v.
Das ist klar, die Frage ist aber, wie viel beim Ringbus nötig/möglich ist, um den Kerntakt nach oben bzw. die Kernspannung nach unten zu bekommen, weil die Stabilität wie gesagt auch am Ringbus hängt. Geht man z.B. lieber auf mehr Ringtakt oder versucht man über erhöhte Ringspannung die Kerne zu optimieren. In Benchmarks bringt erhöhter Ringtakt eher wenig, wie mir scheint. Und wie viel kann man dem Ringbus letztlich drücken, ohne dass er einem abraucht. Ist das Ding eher empfindlich wie der Speichercontroller oder eher unempfindlich wie die Kerne. Fragen über Fragen^^Wird der Cache/Uncoremulti erhöht, muss man die anpassen, da liegt man schnelll bei 1,25v bei Multis ab 40.
Ein Zusamenspiel der Core- und Cachemultis ist gegeben. Optimal wäre beisde synchron zu halten, was ab Multi 40 schwierig wird, weil da nicht jede Cpu mitgeht (schlechterer IMC).
Ich denke du meinst die vRIN denn die hat 1,8Vund nicht die vRING. Bitte nicht vertauschen das kann ins Auge gehen
Ringspannung Uncore= vRing =1,050v
Stromversorgung = vRin = 1,80v
Ja nach ne perle hat er ja nicht gefragt, aber es zählt doch nur, den erstrebten takt erreicht, in einer relativ vernünftigen Spannung und das einigermaßen kühl bar.
Und kommt mal vom takt Wahn runter, 4770k@4.4 ist in allen Benchmarks schneller als ein 3770@4.8
Prime hab ich noch garnicht angeschmissen, bis jetzt hab ich nur mit Aida Stresstest und Aida Benchmark getestet.
Nein, das ist VCCIN. Der Ringbus ist das zentrale Interface, welches die Kerne, L3/LLC Cache, iGPU und den Rest miteinander verbindet. Also das was du Cache oder "Uncore" nennst, wobei es diese Bezeichnung seitens Intel gar nicht gibt, das war früher bei Nehalem. Hier die Übersicht: http://extreme.pcgameshardware.de/a...-howto-intel-haswell-oc-guide-idfvoltage2.jpg
Das ist klar, die Frage ist aber, wie viel beim Ringbus nötig/möglich ist, um den Kerntakt nach oben bzw. die Kernspannung nach unten zu bekommen, weil die Stabilität wie gesagt auch am Ringbus hängt. Geht man z.B. lieber auf mehr Ringtakt oder versucht man über erhöhte Ringspannung die Kerne zu optimieren. In Benchmarks bringt erhöhter Ringtakt eher wenig, wie mir scheint. Und wie viel kann man dem Ringbus letztlich drücken, ohne dass er einem abraucht. Ist das Ding eher empfindlich wie der Speichercontroller oder eher unempfindlich wie die Kerne. Fragen über Fragen^^
Vermutlich nur mit hohen Latenzen ... also CL10 oder CL11.
Wenn Du welche mit 0240 in der Serial hast gehen sie besser.
Ich habe das Gefühl, das Haswell stabiler läuft als ivy, ich habe noch nicht ein Whea logger gesehen
4770@4.4ghz
Mit allen stromsparmechnissmen
Diese Fehler gibt es aber wenn man im Grenz Bereich taktet
Ich habe das Gefühl, das Haswell stabiler läuft als ivy, ich habe noch nicht ein Whea logger gesehen
4770@4.4ghz
Mit allen stromsparmechnissmen
Bei Sandy-E?
Hab ich noch nie gesehen.
Grenz Bereich ist ja auch Ok, aber bei ivy kamen die ja für jeden Scheiss